本申請(qǐng)涉及電路技術(shù)領(lǐng)域，尤其涉及一種高速時(shí)鐘產(chǎn)生電路。

背景技術(shù)：

現(xiàn)階段，電子測(cè)試儀器中的模數(shù)轉(zhuǎn)換電路需要一個(gè)轉(zhuǎn)換時(shí)鐘來控制模數(shù)轉(zhuǎn)換過程中的轉(zhuǎn)換時(shí)間。通常情況下，當(dāng)需要的轉(zhuǎn)換時(shí)鐘遠(yuǎn)遠(yuǎn)高于系統(tǒng)的晶振時(shí)鐘時(shí)需要通過鎖相環(huán)電路得到高速時(shí)鐘信號(hào)，進(jìn)而保證模數(shù)轉(zhuǎn)換的實(shí)現(xiàn)。而由于鎖相環(huán)電路的結(jié)構(gòu)復(fù)雜，功耗大，因此，在低功耗要求的電路中，迫切需要一種低功耗時(shí)鐘技術(shù)來得到高速時(shí)鐘。

目前，現(xiàn)有的低功耗技術(shù)可使用鎖存比較器的輸出來觸發(fā)產(chǎn)生高速時(shí)鐘。圖1為現(xiàn)有技術(shù)利用鎖存比較器產(chǎn)生高速時(shí)鐘的電路示意圖。如圖1所示，該電路由latch比較器11、與非門12、非門13、與門14組成，具體連接關(guān)系參見圖1所示。對(duì)于latch比較器11，當(dāng)時(shí)鐘信號(hào)ckc＝0時(shí)，latch比較器11的兩個(gè)輸出q＝qb＝1，當(dāng)ckc＝1時(shí)，如果latch比較器11的正相輸入in大于反相輸入inb，則q＝1，qb＝0，反之，q＝0，qb＝1。因此，在圖1所示的電路中，當(dāng)輸入到與門14中的門信號(hào)gt＝0時(shí)，時(shí)鐘信號(hào)ckc＝0，latch比較器11的兩個(gè)輸出q＝qb＝1，與非門12的輸出信號(hào)rdy＝0；一旦輸入到與門14中的門信號(hào)gt＝1，則時(shí)鐘信號(hào)ckc跳為1，latch比較器11的q和qb就會(huì)輸出不一樣的值，rdy就會(huì)跳為1，然后ckc又會(huì)被置0，產(chǎn)生了ckc的第一個(gè)高電平脈沖，按這個(gè)邏輯循環(huán)下去，直到產(chǎn)生需要的第n個(gè)脈沖信號(hào)，利用計(jì)數(shù)器將門信號(hào)gt置0，這個(gè)循環(huán)就結(jié)束，門信號(hào)gt＝0期間就是采樣期，門信號(hào)gt＝1期間就是adc的轉(zhuǎn)化期。

然而，在ckc＝1時(shí)，由于latch比較器11輸出數(shù)值相反的q和qb的延時(shí)由latch比較器11的兩個(gè)輸入in和inb確定，在in和inb的差值比較大時(shí)，延時(shí)比較小，當(dāng)in和inb非常接近時(shí)，延時(shí)會(huì)很大，此時(shí)，前一個(gè)周期的脈沖輸出會(huì)影響后一個(gè)周期的脈沖輸出，導(dǎo)致上述循環(huán)被中斷，進(jìn)而致使模數(shù)轉(zhuǎn)換電路出錯(cuò)，無法得到高速時(shí)鐘。

技術(shù)實(shí)現(xiàn)要素：

本申請(qǐng)?zhí)峁┮环N高速時(shí)鐘產(chǎn)生電路，以解決現(xiàn)有技術(shù)中利用鎖存比較器的輸出來產(chǎn)生高速時(shí)鐘時(shí)可能出錯(cuò)、無法得到高速時(shí)鐘的問題。

本申請(qǐng)實(shí)施例提供一種高速時(shí)鐘產(chǎn)生電路，包括：相互連接的控制模塊和環(huán)路振蕩模塊；

所述控制模塊用于根據(jù)轉(zhuǎn)化信號(hào)與晶振信號(hào)之間的周期比例關(guān)系判斷所述環(huán)路振蕩模塊輸出的轉(zhuǎn)化信號(hào)的周期是否滿足預(yù)設(shè)周期范圍，并在所述轉(zhuǎn)化信號(hào)的周期不滿足預(yù)設(shè)周期范圍時(shí)調(diào)整延時(shí)控制信號(hào)的周期以及采樣信號(hào)中高電平寬度與低電平寬度的比例關(guān)系，輸出所述延時(shí)控制信號(hào)和所述采樣信號(hào)；

所述環(huán)路振蕩模塊用于在所述采樣信號(hào)的低電平期間根據(jù)所述延時(shí)控制信號(hào)的周期調(diào)整所述轉(zhuǎn)化信號(hào)的周期，并將輸出的所述轉(zhuǎn)化信號(hào)反饋給所述控制模塊；

其中，滿足所述預(yù)設(shè)周期范圍的轉(zhuǎn)化信號(hào)為待求時(shí)鐘信號(hào)。

在本申請(qǐng)的一實(shí)施例中，所述控制模塊，包括：第一非門、d觸發(fā)器、計(jì)數(shù)器和移位寄存器；

所述第一非門、所述d觸發(fā)器和所述計(jì)數(shù)器依次順序連接，所述移位寄存器與所述d觸發(fā)器連接；

所述移位寄存器用于根據(jù)所述晶振信號(hào)與所述轉(zhuǎn)化信號(hào)之間的周期比例關(guān)系判斷所述轉(zhuǎn)化信號(hào)的周期是否滿足所述預(yù)設(shè)周期范圍，并在所述轉(zhuǎn)化信號(hào)的周期不滿足所述預(yù)設(shè)周期范圍時(shí)，調(diào)整所述采樣信號(hào)中高電平寬度與低電平寬度的比例關(guān)系，輸出所述采樣信號(hào)和所述d觸發(fā)器所需的觸發(fā)信號(hào)；

所述d觸發(fā)器用于在所述觸發(fā)信號(hào)的作用下對(duì)經(jīng)過所述第一非門反向的所述晶振信號(hào)進(jìn)行移位寄存處理，并通過所述計(jì)數(shù)器輸出所述延時(shí)控制信號(hào)。

在本申請(qǐng)的上述實(shí)施例中，所述移位寄存器中集成有配置寄存器；

所述配置寄存器用于存儲(chǔ)所述轉(zhuǎn)化信號(hào)與所述晶振信號(hào)的周期比例關(guān)系。

在本申請(qǐng)的另一實(shí)施例中，所述環(huán)路振蕩模塊，包括：采樣控制單元、第一延時(shí)單元、轉(zhuǎn)化信號(hào)產(chǎn)生單元和第二延時(shí)單元；

所述采樣控制單元與所述控制模塊、所述第二延時(shí)單元連接，用于在所述采樣信號(hào)的低電平期間采集所述第二延時(shí)單元的輸出信號(hào)；

所述第一延時(shí)單元與所述控制模塊、所述采樣控制單元連接，用于根據(jù)所述延時(shí)控制信號(hào)對(duì)所述采樣控制單元的輸出信號(hào)進(jìn)行延時(shí)處理以調(diào)整所述轉(zhuǎn)化信號(hào)的高電平寬度；

所述轉(zhuǎn)化信號(hào)產(chǎn)生單元與所述第一延時(shí)單元、所述采樣控制單元連接，用于對(duì)所述采樣控制單元的輸出信號(hào)和所述第一延時(shí)單元的輸出信號(hào)進(jìn)行邏輯處理，并輸出所述轉(zhuǎn)化信號(hào)；

所述第二延時(shí)單元與所述控制模塊、所述轉(zhuǎn)化信號(hào)產(chǎn)生單元連接，用于根據(jù)所述延時(shí)控制信號(hào)對(duì)所述轉(zhuǎn)化信號(hào)產(chǎn)生單元的輸出信號(hào)進(jìn)行延時(shí)處理以調(diào)整所述轉(zhuǎn)化信號(hào)的低電平寬度。

在本申請(qǐng)的上述實(shí)施例中，所述采樣控制單元，包括：或非門和與門；

所述或非門與所述第二延時(shí)單元、所述控制模塊連接，所述與門與所述或非門連接。

在本申請(qǐng)的上述實(shí)施例中，所述采樣控制單元，包括：或非門、第一與非門和第二非門；

所述或非門與所述第二延時(shí)單元、所述控制模塊連接，所述第一與非門與所述或非門連接，所述第二非門與所述第一與非門連接。

在本申請(qǐng)的上述實(shí)施例中，所述第一延時(shí)單元，包括：第三非門和第一延時(shí)子單元；

所述第三非門與所述采樣控制單元連接，所述第一延時(shí)子單元與所述第三非門、所述控制模塊連接。

在本申請(qǐng)的上述實(shí)施例中，所述轉(zhuǎn)化信號(hào)產(chǎn)生單元，包括：第二與非門和第四非門；

所述第二與非門與所述采樣控制單元、所述第一延時(shí)子單元連接，所述第四非門與所述第二與非門連接，用于輸出所述轉(zhuǎn)化信號(hào)。

在本申請(qǐng)的上述實(shí)施例中，所述第二延時(shí)單元，包括：第二延時(shí)子單元和第五非門；

所述第二延時(shí)子單元與所述第二與非門、所述控制模塊連接，所述第五非門與所述第二延時(shí)子單元連接。

在本申請(qǐng)的上述實(shí)施例中，所述第二延時(shí)單元，還包括：第三延時(shí)子單元；

所述第三延時(shí)子單元與所述第五非門、所述控制模塊連接。

本申請(qǐng)實(shí)施例提供的高速時(shí)鐘產(chǎn)生電路，包括相互連接的控制模塊和環(huán)路振蕩模塊。該控制模塊用于根據(jù)轉(zhuǎn)化信號(hào)與晶振信號(hào)之間的周期比例關(guān)系判斷環(huán)路振蕩模塊輸出的轉(zhuǎn)化信號(hào)的周期是否滿足預(yù)設(shè)周期范圍，并在轉(zhuǎn)化信號(hào)的周期不滿足預(yù)設(shè)周期范圍時(shí)調(diào)整延時(shí)控制信號(hào)的周期以及采樣信號(hào)中高電平寬度與低電平寬度的比例關(guān)系，輸出延時(shí)控制信號(hào)和采樣信號(hào)，該環(huán)路振蕩模塊用于在采樣信號(hào)的低電平期間根據(jù)延時(shí)控制信號(hào)的周期調(diào)整轉(zhuǎn)化信號(hào)的周期，并將輸出的轉(zhuǎn)化信號(hào)反饋給控制模塊，且滿足預(yù)設(shè)周期范圍的更新的轉(zhuǎn)化信號(hào)為待求時(shí)鐘信號(hào)。該技術(shù)方案中的高速時(shí)鐘產(chǎn)生電路結(jié)構(gòu)簡單、功耗低，而且該高速時(shí)鐘產(chǎn)生電路能夠自動(dòng)調(diào)整內(nèi)部延時(shí)以產(chǎn)生滿足預(yù)設(shè)周期范圍的待求時(shí)鐘信號(hào)，保證了高速時(shí)鐘信號(hào)的持續(xù)產(chǎn)生。

附圖說明

為了更清楚地說明本申請(qǐng)實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本申請(qǐng)的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為現(xiàn)有技術(shù)利用鎖存比較器產(chǎn)生高速時(shí)鐘的電路示意圖；

圖2為本申請(qǐng)?zhí)峁┑母咚贂r(shí)鐘產(chǎn)生電路實(shí)施例一的結(jié)構(gòu)示意圖；

圖3為本申請(qǐng)?zhí)峁┑母咚贂r(shí)鐘產(chǎn)生電路實(shí)施例二的結(jié)構(gòu)示意圖；

圖4為環(huán)路振蕩模塊單獨(dú)控制時(shí)采樣信號(hào)、置位信號(hào)和轉(zhuǎn)化信號(hào)的時(shí)序圖；

圖5為環(huán)路振蕩模塊和控制模塊聯(lián)合控制時(shí)采樣信號(hào)、置位信號(hào)和轉(zhuǎn)化信號(hào)的時(shí)序圖；

圖6為本申請(qǐng)?zhí)峁┑母咚贂r(shí)鐘產(chǎn)生電路實(shí)施例三的結(jié)構(gòu)示意圖；

圖7為本申請(qǐng)?zhí)峁┑母咚贂r(shí)鐘產(chǎn)生電路實(shí)施例四的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本申請(qǐng)實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本申請(qǐng)實(shí)施例中的附圖，對(duì)本申請(qǐng)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本申請(qǐng)一部分實(shí)施例，而不是全部的實(shí)施例?；诒旧暾?qǐng)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本申請(qǐng)保護(hù)的范圍。

本申請(qǐng)實(shí)施例提供了一種高速時(shí)鐘產(chǎn)生電路，用于解決現(xiàn)有技術(shù)中利用鎖存比較器的輸出來產(chǎn)生高速時(shí)鐘時(shí)可能出錯(cuò)、無法得到高速時(shí)鐘的問題。下面，通過具體實(shí)施例對(duì)本申請(qǐng)所示的技術(shù)方案進(jìn)行詳細(xì)說明。

需要說明的是，下面這幾個(gè)具體的實(shí)施例可以相互結(jié)合，對(duì)于相同或相似的概念或過程可能在某些實(shí)施例中不再贅述。

圖2為本申請(qǐng)?zhí)峁┑母咚贂r(shí)鐘產(chǎn)生電路實(shí)施例一的結(jié)構(gòu)示意圖。如圖2所示，在本申請(qǐng)實(shí)施例中，該高速時(shí)鐘產(chǎn)生電路，包括：相互連接的控制模塊21和環(huán)路振蕩模塊22。

該控制模塊21用于根據(jù)轉(zhuǎn)化信號(hào)與晶振信號(hào)之間的周期比例關(guān)系判斷環(huán)路振蕩模塊22輸出的轉(zhuǎn)化信號(hào)的周期是否滿足預(yù)設(shè)周期范圍，并在該轉(zhuǎn)化信號(hào)的周期不滿足預(yù)設(shè)周期范圍時(shí)調(diào)整延時(shí)控制信號(hào)的周期以及采樣信號(hào)中高電平寬度與低電平寬度的比例關(guān)系，輸出延時(shí)控制信號(hào)和采樣信號(hào)。

該環(huán)路振蕩模塊22用于在控制模塊21輸出的采樣信號(hào)的低電平期間根據(jù)延時(shí)控制信號(hào)的周期調(diào)整轉(zhuǎn)化信號(hào)的周期，并將輸出的轉(zhuǎn)化信號(hào)反饋給控制模塊21。

其中，滿足預(yù)設(shè)周期范圍的轉(zhuǎn)化信號(hào)為待求時(shí)鐘信號(hào)。

具體的，該晶振信號(hào)是待轉(zhuǎn)化晶振時(shí)鐘的輸出信號(hào)，晶振信號(hào)的周期長度是一個(gè)采樣周期，采樣信號(hào)是晶振信號(hào)的高低電平寬度比例經(jīng)過控制模塊21調(diào)整后輸出的信號(hào)，采樣信號(hào)與晶振信號(hào)的周期總長度一致。在本實(shí)施例中，一個(gè)采樣周期包括采樣時(shí)間和轉(zhuǎn)化時(shí)間，采樣信號(hào)的高電平寬度對(duì)應(yīng)采樣周期的采樣時(shí)間，采樣信號(hào)的低電平寬度對(duì)應(yīng)采樣周期的轉(zhuǎn)化時(shí)間，一段連續(xù)的轉(zhuǎn)化時(shí)間包括多個(gè)轉(zhuǎn)化信號(hào)的周期。該轉(zhuǎn)化信號(hào)是晶振信號(hào)經(jīng)過控制模塊21和環(huán)路振蕩模塊22內(nèi)部的邏輯器件進(jìn)行邏輯操作之后產(chǎn)生的相位時(shí)鐘信號(hào)。

上述延時(shí)控制信號(hào)是控制模塊21根據(jù)轉(zhuǎn)化信號(hào)與晶振信號(hào)之間的周期比例關(guān)系調(diào)整并輸出的延時(shí)信號(hào)，環(huán)路振蕩模塊22可在采樣信號(hào)的低電平期間(即轉(zhuǎn)化時(shí)間)內(nèi)根據(jù)該延時(shí)控制信號(hào)調(diào)整轉(zhuǎn)化信號(hào)的周期長度以及每個(gè)周期內(nèi)高低電平寬度。

本實(shí)施例的目的是通過控制模塊21和環(huán)路振蕩模塊22調(diào)整環(huán)路振蕩模塊22輸出的轉(zhuǎn)化信號(hào)使其滿足預(yù)設(shè)周期范圍，并得到滿足預(yù)設(shè)周期范圍的待求時(shí)鐘信號(hào)。

值得說明的是，控制模塊21和環(huán)路振蕩模塊22中的某些邏輯電路在正常工作時(shí)還需要加載一個(gè)置位信號(hào)?？蛇x的，該置位信號(hào)是本申請(qǐng)實(shí)施例控制模塊21和環(huán)路振蕩模塊22中涉及的一些d觸發(fā)器、由d觸發(fā)器和其他一些邏輯門電路組成的計(jì)數(shù)器、移位寄存器等所需的重置信號(hào)，其可根據(jù)d觸發(fā)器、計(jì)數(shù)器、移位寄存器等邏輯器件的工作特性通過置位信號(hào)控制各邏輯器件的工作狀態(tài)。在本實(shí)施例中，該置位信號(hào)由軟件控制產(chǎn)生、并且在高速時(shí)鐘產(chǎn)生電路開始工作時(shí)從低電平切到高電平。

此外，環(huán)路振蕩模塊22實(shí)際上是一個(gè)帶有頻率調(diào)整功能的環(huán)路振蕩電路，其基本結(jié)構(gòu)是個(gè)環(huán)路振蕩器，其所包含的延時(shí)單元主要起到頻率調(diào)整和高低電平占空比調(diào)整的作用。

作為一種示例，本實(shí)施例針對(duì)一個(gè)10bit的低功耗逐次逼近模數(shù)轉(zhuǎn)換電路(假設(shè)待轉(zhuǎn)化晶振時(shí)鐘的頻率為16mhz)進(jìn)行說明，其中，待轉(zhuǎn)化晶振時(shí)鐘為clk1，其頻率為f＝16mhz，所需的轉(zhuǎn)化時(shí)鐘為clk2，clk2對(duì)應(yīng)的信號(hào)是轉(zhuǎn)化信號(hào)，而滿足預(yù)設(shè)周期范圍的轉(zhuǎn)化信號(hào)為待求時(shí)鐘信號(hào)。在本實(shí)施例中，模數(shù)轉(zhuǎn)換電路的采樣頻率為f，即采樣周期為t＝1/f。由于一個(gè)采樣周期包括采樣時(shí)間和轉(zhuǎn)化時(shí)間，當(dāng)采樣時(shí)間大約占采樣周期的1/5(相當(dāng)于在一個(gè)采樣周期內(nèi)，采樣時(shí)間和轉(zhuǎn)化時(shí)間的比例大約為1:4)時(shí)，若在轉(zhuǎn)化期間需要12個(gè)轉(zhuǎn)化時(shí)鐘，那么在采樣期間大約需要3個(gè)轉(zhuǎn)化時(shí)鐘，即一個(gè)采樣周期共需要15個(gè)轉(zhuǎn)化時(shí)鐘，即t＝tsample+tconverter≈3*tclk2+12*tclk2＝15*tclk2。因此，為了實(shí)現(xiàn)信號(hào)的模數(shù)轉(zhuǎn)換，本實(shí)施例所需的轉(zhuǎn)化時(shí)鐘clk2需要滿足tclk2≈1/15*t，即fclk2≈15*f，即轉(zhuǎn)化時(shí)鐘clk2至少是個(gè)240mhz的轉(zhuǎn)化時(shí)鐘。而若采樣時(shí)間需要占采樣周期的1/3(相當(dāng)于在一個(gè)采樣周期內(nèi)，采樣時(shí)間和轉(zhuǎn)化時(shí)間的比例大約為1:2)，那么一個(gè)采樣周期共需要18個(gè)轉(zhuǎn)化時(shí)鐘，即t＝tsample+tconverter≈6*tclk2+12*tclk2＝18*tclk2，此時(shí)，所需的轉(zhuǎn)化時(shí)鐘clk2需要滿足fclk2≈18*f，即轉(zhuǎn)化時(shí)鐘clk2的頻率需要在300mhz以上。

結(jié)合如圖2所示，在本實(shí)施例中，假設(shè)待轉(zhuǎn)化晶振時(shí)鐘clk1是一個(gè)16mhz的晶振時(shí)鐘，晶振時(shí)鐘周期為62.5ns，晶振時(shí)鐘clk1通過如圖2所示的高速時(shí)鐘產(chǎn)生電路后，會(huì)產(chǎn)生一個(gè)轉(zhuǎn)化時(shí)鐘clk2，高速時(shí)鐘產(chǎn)生電路在初始設(shè)置時(shí)，轉(zhuǎn)化時(shí)鐘clk2的周期可能只有2.5ns，此時(shí)，待轉(zhuǎn)化晶振時(shí)鐘clk1的周期相當(dāng)于25個(gè)轉(zhuǎn)化時(shí)鐘clk2的周期。由于圖2所示高速時(shí)鐘產(chǎn)生電路中的器件可能具有一定的工藝偏差，該高速時(shí)鐘產(chǎn)生電路產(chǎn)生的轉(zhuǎn)化時(shí)鐘clk2，其周期也可能是2.7ns，此時(shí)，一個(gè)待轉(zhuǎn)化晶振時(shí)鐘clk1的周期相當(dāng)于23.1個(gè)轉(zhuǎn)化時(shí)鐘clk2的周期。

在實(shí)際應(yīng)用中，如上所述，假如一個(gè)采樣周期內(nèi)的轉(zhuǎn)化期間需要12個(gè)轉(zhuǎn)化時(shí)鐘，且采樣時(shí)間至少占采樣周期的1/3，針對(duì)這種情況，本申請(qǐng)實(shí)施例通過在控制模塊21內(nèi)部設(shè)計(jì)判斷電路通過判斷環(huán)路振蕩模塊22輸出的轉(zhuǎn)化信號(hào)的周期是否滿足預(yù)設(shè)周期范圍，并在轉(zhuǎn)化信號(hào)的周期不滿足預(yù)設(shè)周期范圍時(shí)調(diào)整上述延時(shí)控制信號(hào)的周期，以及采樣信號(hào)中高電平寬度與低電平寬度的比例關(guān)系，并輸出調(diào)整后的延時(shí)控制信號(hào)和采樣信號(hào)，進(jìn)而使環(huán)路振蕩模塊22在采樣信號(hào)的低電平期間根據(jù)上述延時(shí)控制信號(hào)來調(diào)整轉(zhuǎn)化時(shí)鐘clk2的周期，且將環(huán)路振蕩模塊22輸出的轉(zhuǎn)化信號(hào)反饋給控制模塊21，這樣控制模塊21再根據(jù)判斷輸入的轉(zhuǎn)化信號(hào)是否滿足預(yù)設(shè)周期范圍，并在不滿足時(shí)繼續(xù)調(diào)整上述延時(shí)控制信號(hào)的周期、采樣信號(hào)中高電平寬度與低電平寬度的比例關(guān)系，直到環(huán)路振蕩模塊22輸出的轉(zhuǎn)化信號(hào)滿足預(yù)設(shè)周期范圍，從而實(shí)現(xiàn)了高速時(shí)鐘產(chǎn)生電路自動(dòng)調(diào)整轉(zhuǎn)化時(shí)鐘clk2的周期的目的。

值得說明的是，在本實(shí)施例中，環(huán)路振蕩模塊22和控制模塊21不改變采樣周期的總時(shí)間長度，只調(diào)整采樣周期中采樣時(shí)間和轉(zhuǎn)化時(shí)間的比例關(guān)系，即在不改變整個(gè)采樣周期采樣率的前提下，通過減少采樣時(shí)間的長度，同時(shí)增加轉(zhuǎn)化時(shí)間的長度能夠最終鎖定所需的待求時(shí)鐘信號(hào)，該待求時(shí)鐘信號(hào)滿足預(yù)設(shè)周期范圍。這樣通過自動(dòng)鎖定方式產(chǎn)生的轉(zhuǎn)化時(shí)鐘clk2是穩(wěn)定的，不會(huì)發(fā)生轉(zhuǎn)化時(shí)鐘不穩(wěn)定或失效的問題，避免了無法得到高速時(shí)鐘的問題。

本申請(qǐng)實(shí)施例提供的高速時(shí)鐘產(chǎn)生電路，包括相互連接的控制模塊和環(huán)路振蕩模塊。該控制模塊用于根據(jù)轉(zhuǎn)化信號(hào)與晶振信號(hào)之間的周期比例關(guān)系判斷環(huán)路振蕩模塊輸出的轉(zhuǎn)化信號(hào)的周期是否滿足預(yù)設(shè)周期范圍，并在轉(zhuǎn)化信號(hào)的周期不滿足預(yù)設(shè)周期范圍時(shí)調(diào)整延時(shí)控制信號(hào)的周期以及采樣信號(hào)中高電平寬度與低電平寬度的比例關(guān)系，輸出延時(shí)控制信號(hào)和采樣信號(hào)，該環(huán)路振蕩模塊用于在采樣信號(hào)的低電平期間根據(jù)延時(shí)控制信號(hào)的周期調(diào)整轉(zhuǎn)化信號(hào)的周期，并將輸出的轉(zhuǎn)化信號(hào)反饋給控制模塊，且滿足預(yù)設(shè)周期范圍的更新的轉(zhuǎn)化信號(hào)為待求時(shí)鐘信號(hào)。該技術(shù)方案中的高速時(shí)鐘產(chǎn)生電路結(jié)構(gòu)簡單、功耗低，而且該高速時(shí)鐘產(chǎn)生電路能夠自動(dòng)調(diào)整內(nèi)部延時(shí)以產(chǎn)生滿足預(yù)設(shè)周期范圍的待求時(shí)鐘信號(hào)，保證了高速時(shí)鐘信號(hào)的持續(xù)產(chǎn)生。

圖3為本申請(qǐng)?zhí)峁┑母咚贂r(shí)鐘產(chǎn)生電路實(shí)施例二的結(jié)構(gòu)示意圖。本實(shí)施例在上述圖2所示實(shí)施例的基礎(chǔ)上對(duì)控制模塊的結(jié)構(gòu)組成進(jìn)行的詳細(xì)說明。作為一種示例，如圖3所示，上述控制模塊21，包括：第一非門211、d觸發(fā)器212、計(jì)數(shù)器213和移位寄存器214。

參照?qǐng)D3所示，該第一非門211、d觸發(fā)器212和計(jì)數(shù)器213依次順序連接，該移位寄存器214與d觸發(fā)器212連接。

可選的，d觸發(fā)器212、計(jì)數(shù)器213和移位寄存器214正常工作時(shí)均加置有置位信號(hào)。因而，在本實(shí)施例中，移位寄存器214用于根據(jù)晶振信號(hào)與轉(zhuǎn)化信號(hào)之間的周期比例關(guān)系判斷獲取到的轉(zhuǎn)化信號(hào)的周期是否滿足預(yù)設(shè)周期范圍，并在轉(zhuǎn)化信號(hào)的周期不滿足預(yù)設(shè)周期范圍時(shí)，調(diào)整采樣信號(hào)中高電平寬度與低電平寬度的比例關(guān)系，輸出該采樣信號(hào)和d觸發(fā)器212所需的觸發(fā)信號(hào)。d觸發(fā)器212用于在移位寄存器214輸出的觸發(fā)信號(hào)的作用下對(duì)經(jīng)過第一非門211反向的晶振信號(hào)進(jìn)行移位寄存處理，并通過計(jì)數(shù)器213輸出上述延時(shí)控制信號(hào)。

具體的，該第一非門211用于獲取晶振信號(hào)，該d觸發(fā)器212用于在加置的置位信號(hào)以及移位寄存器214輸出的觸發(fā)信號(hào)的作用下接收經(jīng)過第一非門211反向的晶振信號(hào)，調(diào)整生成的延時(shí)控制信號(hào)的周期。該計(jì)數(shù)器213與d觸發(fā)器212連接，用于在加置的置位信號(hào)的作用下對(duì)接收到的d觸發(fā)器212的輸出信號(hào)進(jìn)行延時(shí)處理，并輸出上述延時(shí)控制信號(hào)。該移位寄存器214與d觸發(fā)器212連接，用于在加置的置位信號(hào)的作用下根據(jù)獲取到的晶振信號(hào)和晶振信號(hào)與轉(zhuǎn)化信號(hào)之間的周期比例關(guān)系對(duì)接收到的轉(zhuǎn)化信號(hào)進(jìn)行預(yù)設(shè)周期范圍判斷，并輸出調(diào)整后的采樣信號(hào)和d觸發(fā)器212所需的觸發(fā)信號(hào)。

可選的，在本實(shí)施例中，該移位寄存器214中集成有配置寄存器。該配置寄存器用于存儲(chǔ)轉(zhuǎn)化信號(hào)與晶振信號(hào)的周期比例關(guān)系。

類似的，本實(shí)施例仍以待轉(zhuǎn)化晶振時(shí)鐘clk1和轉(zhuǎn)化時(shí)鐘clk2進(jìn)行說明。此外，在本實(shí)施例中，clk1b是待轉(zhuǎn)化晶振時(shí)鐘clk1的反向時(shí)鐘，即經(jīng)過第一非門211反向的晶振信號(hào)，定義為反向晶振信號(hào)，且晶振信號(hào)和反向晶振信號(hào)的占空比均為50％。

如圖3所示，d觸發(fā)器212的d端接收第一非門211輸出的反向晶振信號(hào)作為輸入信號(hào)，d觸發(fā)器212的ck端接收移位寄存器214的輸出信號(hào)作為觸發(fā)信號(hào)，d觸發(fā)器212的rstn端獲取置位信號(hào)，用于控制d觸發(fā)器212的工作狀態(tài)，該d觸發(fā)器212在反向晶振信號(hào)和觸發(fā)信號(hào)的共同作用下通過d觸發(fā)器212的q端輸出計(jì)數(shù)器213所需的輸入信號(hào)，以使計(jì)數(shù)器213對(duì)該輸入信號(hào)進(jìn)行移位處理輸出上述延時(shí)控制信號(hào)，該延時(shí)控制信號(hào)作為環(huán)路振蕩模塊22的控制信號(hào)。

在本實(shí)施例中，待轉(zhuǎn)化晶振時(shí)鐘clk1的晶振信號(hào)和環(huán)路振蕩模塊22輸出的轉(zhuǎn)化信號(hào)作為移位寄存器214的輸入，且該移位寄存器214的rstn端獲取置位信號(hào)，移位寄存器214在置位信號(hào)的作用下根據(jù)晶振信號(hào)與轉(zhuǎn)化信號(hào)之間的周期比例關(guān)系對(duì)轉(zhuǎn)化信號(hào)的周期是否滿足預(yù)設(shè)周期范圍進(jìn)行判斷，并調(diào)整采樣信號(hào)中高電平寬度與低電平寬度的比例關(guān)系后，一方面輸出d觸發(fā)器212所需的觸發(fā)信號(hào)，另一方面輸出該采樣信號(hào)，該采樣信號(hào)同樣作為環(huán)路振蕩模塊22的控制信號(hào)。

值得說明的是，下面結(jié)合圖4所示的信號(hào)時(shí)序圖來說明采樣信號(hào)、置位信號(hào)和轉(zhuǎn)化信號(hào)之間的關(guān)系。圖4為環(huán)路振蕩模塊單獨(dú)調(diào)整時(shí)采樣信號(hào)、置位信號(hào)和轉(zhuǎn)化信號(hào)的時(shí)序圖。如圖4所示，該采樣信號(hào)是控制模塊輸出的采樣周期信號(hào)，該采樣信號(hào)的高電平寬度對(duì)應(yīng)采樣周期的采樣時(shí)間，采樣信號(hào)的低電平寬度對(duì)應(yīng)采樣周期的轉(zhuǎn)化時(shí)間；轉(zhuǎn)化信號(hào)是采樣周期的轉(zhuǎn)化時(shí)間使用的時(shí)鐘信號(hào)，也是本申請(qǐng)的待求時(shí)鐘信號(hào)，即最后所需的高速時(shí)鐘信號(hào)。

可選的，為了調(diào)整轉(zhuǎn)化時(shí)鐘clk2的周期以使轉(zhuǎn)化信號(hào)的周期既滿足預(yù)設(shè)周期范圍，又保持輸出的轉(zhuǎn)化時(shí)鐘clk2穩(wěn)定。本實(shí)施例以一個(gè)采樣周期在轉(zhuǎn)化期間需要12個(gè)轉(zhuǎn)化時(shí)鐘為例進(jìn)行說明。

假設(shè)移位寄存器214中集成的配置寄存器，其內(nèi)部存儲(chǔ)的轉(zhuǎn)化信號(hào)與晶振信號(hào)的周期比例關(guān)系為(1/20)*tclk1<tclk2<(1/18)*tclk1，在轉(zhuǎn)化初期，通過控制移位寄存器214持續(xù)輸出上升沿以采集d觸發(fā)器212的輸入信號(hào)，從而使計(jì)數(shù)器213增加延時(shí)，以實(shí)現(xiàn)自動(dòng)增加環(huán)路振蕩模塊22延時(shí)的目的，從而增加了轉(zhuǎn)化時(shí)鐘clk2的周期長度，直到clk2的周期滿足判斷條件(1/20)*tclk1<tclk2<(1/18)*tclk1，最后保證產(chǎn)生的clk2穩(wěn)定。其中，一個(gè)采樣周期的轉(zhuǎn)化時(shí)間為12*tclk2，采樣時(shí)間滿足條件：6*tclk2<tsample<8*tclk2。

假如需要調(diào)整一個(gè)采樣周期中采樣時(shí)間和轉(zhuǎn)化時(shí)間的比例關(guān)系，可以通過配置寄存器設(shè)置來調(diào)整，比如可以將轉(zhuǎn)化信號(hào)與晶振信號(hào)的周期比例關(guān)系設(shè)置成(1/18)*tclk1<tclk2<(1/16)*tclk1，其中采樣時(shí)間為4*tclk2<tsample<6*tclk2，這樣就縮短了采樣時(shí)間的長度，同時(shí)增加了轉(zhuǎn)化時(shí)間，而并不改變整個(gè)采樣周期長度。此外，只要設(shè)置的周期比例關(guān)系不變，最后通過自動(dòng)鎖定產(chǎn)生的轉(zhuǎn)化時(shí)鐘clk2是穩(wěn)定的，從而不會(huì)出現(xiàn)產(chǎn)生的高速時(shí)鐘不穩(wěn)定或失效的問題。

舉例來說，圖5為環(huán)路振蕩模塊和控制模塊聯(lián)合控制時(shí)采樣信號(hào)、置位信號(hào)和轉(zhuǎn)化信號(hào)的時(shí)序圖。結(jié)合圖3所示控制模塊21的結(jié)構(gòu)示意圖，以及根據(jù)圖5所示的時(shí)序圖，首先詳細(xì)介紹一下控制模塊21是如何產(chǎn)生采樣信號(hào)和延時(shí)控制信號(hào)的。本實(shí)施例基于一個(gè)采樣周期的轉(zhuǎn)化期間需要12個(gè)轉(zhuǎn)化時(shí)鐘進(jìn)行說明。

當(dāng)環(huán)路振蕩模塊22形成的環(huán)路被重置時(shí)，當(dāng)控制模塊21輸出采樣信號(hào)的第一個(gè)低電平時(shí)，環(huán)路振蕩模塊22形成的環(huán)路開始振蕩并產(chǎn)生高速時(shí)鐘clk2，這時(shí)控制模塊21輸出的延時(shí)控制信號(hào)周期最短，因而環(huán)路振蕩模塊22的延時(shí)時(shí)間最小，得到的高速時(shí)鐘clk2振蕩最快，當(dāng)控制模塊21檢測(cè)到clk2的第13個(gè)上升沿時(shí)，觸發(fā)采樣信號(hào)跳為高電平，環(huán)路振蕩模塊22組成的環(huán)路振蕩停止，當(dāng)下一個(gè)采樣周期的下降沿到來時(shí)再觸發(fā)環(huán)路振蕩模塊22組成的環(huán)路開始振蕩。

結(jié)合圖3所示，在圖5中，當(dāng)d觸發(fā)器212用轉(zhuǎn)化時(shí)鐘clk2的第11個(gè)上升沿觸發(fā)采d觸發(fā)器212的輸入clk1b時(shí)，由于采到clk1b是高電平，則認(rèn)為計(jì)數(shù)器213輸出的延時(shí)控制信號(hào)的周期還不夠，此時(shí)使計(jì)數(shù)器213加1，控制環(huán)路振蕩模塊22繼續(xù)輸出延時(shí)控制信號(hào)，以增加環(huán)路振蕩模塊22輸出轉(zhuǎn)化時(shí)鐘clk2的時(shí)間，因而增加了clk2的周期長度，直到clk2的第11個(gè)上升沿采到的clk1b為低，將不再增加延時(shí)，時(shí)鐘clk2從此穩(wěn)定。

值得說明的是，假設(shè)clk1的占空比為50％時(shí)，9*tclk2<1/2*t<10*tclk2，這里以clk2的第11個(gè)上升沿為例，內(nèi)部也可以用配置寄存器選擇第10個(gè)上升沿，第9個(gè)上升沿等，通過配置寄存器可以調(diào)整clk1和clk2的周期比例關(guān)系，同時(shí)也調(diào)整了采樣時(shí)間和轉(zhuǎn)化時(shí)間的比例關(guān)系。值得說明的是，采樣時(shí)間對(duì)應(yīng)采樣信號(hào)中高電平寬度，轉(zhuǎn)化時(shí)間對(duì)應(yīng)采樣信號(hào)中低電平寬度。

舉例來說，在圖5所示的時(shí)序圖中，tc1、tc2、tc3為不同采樣周期中轉(zhuǎn)化時(shí)間分別對(duì)應(yīng)的高速時(shí)鐘clk2的周期，ts1、ts2、ts3為采樣周期中采樣時(shí)間。隨著高速時(shí)鐘產(chǎn)生電路的自鎖定作用，一個(gè)采樣周期中轉(zhuǎn)化時(shí)間內(nèi)每個(gè)轉(zhuǎn)化時(shí)鐘的周期tc1、tc2、tc3逐漸增大，而每個(gè)采樣周期中的采樣時(shí)間ts1、ts2、ts3逐漸減小。

另外，通過配置寄存器配置轉(zhuǎn)化信號(hào)與晶振信號(hào)周期比例關(guān)系的思想，可以選擇用clk2的第11個(gè)下降沿來采clk1b，即本申請(qǐng)實(shí)施例既可以采用上升沿也可以采用下降沿來觸發(fā)計(jì)數(shù)器213輸出環(huán)路振蕩模塊22需要的延時(shí)控制信號(hào)。本實(shí)施例是以晶振時(shí)鐘的占空比為50％進(jìn)行說明，若晶振時(shí)鐘的占空比不是50％，利用配置寄存器可以控制可調(diào)的延時(shí)，同樣能達(dá)到預(yù)想的效果。

同理，在本實(shí)施例中，控制模塊21通過采集到的晶振信號(hào)和轉(zhuǎn)化信號(hào)的周期比例關(guān)系來觸發(fā)計(jì)數(shù)器213輸出調(diào)節(jié)環(huán)路振蕩模塊22的延時(shí)控制信號(hào)，同時(shí)把環(huán)路振蕩模塊22中調(diào)節(jié)的階數(shù)做細(xì)，能夠提高可調(diào)的范圍，這樣就可以滿足更多晶振時(shí)鐘頻率的應(yīng)用。

本申請(qǐng)實(shí)施例提供的高速時(shí)鐘產(chǎn)生電路，該控制模塊包括第一非門、d觸發(fā)器、計(jì)數(shù)器和移位寄存器，且第一非門、d觸發(fā)器和計(jì)數(shù)器依次順序連接，移位寄存器與d觸發(fā)器連接，該移位寄存器用于根據(jù)晶振信號(hào)與轉(zhuǎn)化信號(hào)之間的周期比例關(guān)系判斷轉(zhuǎn)化信號(hào)的周期是否滿足預(yù)設(shè)周期范圍，并在轉(zhuǎn)化信號(hào)的周期不滿足預(yù)設(shè)周期范圍時(shí)，調(diào)整采樣信號(hào)中高電平寬度與低電平寬度的比例關(guān)系，輸出采樣信號(hào)和d觸發(fā)器所需的觸發(fā)信號(hào)，該d觸發(fā)器用于在觸發(fā)信號(hào)的作用下對(duì)經(jīng)過第一非門反向的晶振信號(hào)進(jìn)行移位寄存處理，并通過計(jì)數(shù)器輸出延時(shí)控制信號(hào)。該技術(shù)方案利用控制模塊產(chǎn)生了環(huán)路振蕩模塊正常工作所需的延時(shí)控制信號(hào)和采樣信號(hào)，為環(huán)路振蕩模塊自動(dòng)調(diào)整內(nèi)部時(shí)延并生成高速時(shí)鐘信號(hào)奠定了條件。

圖6為本申請(qǐng)?zhí)峁┑母咚贂r(shí)鐘產(chǎn)生電路實(shí)施例三的結(jié)構(gòu)示意圖。圖7為本申請(qǐng)?zhí)峁┑母咚贂r(shí)鐘產(chǎn)生電路實(shí)施例四的結(jié)構(gòu)示意圖。本實(shí)施例結(jié)合圖6和圖7在上述圖2所示實(shí)施例的基礎(chǔ)上對(duì)環(huán)路振蕩模塊22的具體實(shí)現(xiàn)進(jìn)行舉例說明。如圖6所示，該環(huán)路振蕩模塊22，包括：采樣控制單元221、第一延時(shí)單元222、轉(zhuǎn)化信號(hào)產(chǎn)生單元223和第二延時(shí)單元224。

其中，該采樣控制單元221與上述控制模塊21、該第二延時(shí)單元224連接，用于在采樣信號(hào)的低電平期間采集第二延時(shí)單元224的輸出信號(hào)。

可選的，參照?qǐng)D7所示，作為一種示例，該采樣控制單元221，包括：或非門221a和與門221b。在本實(shí)施例中，該或非門221a與第二延時(shí)單元224、控制模塊21連接，用于接收第二延時(shí)單元224的輸出信號(hào)和控制模塊21輸出的采樣信號(hào)，該與門221b與或非門221a、控制模塊21連接，用于接收或非門221a的輸出信號(hào)和獲取置位信號(hào)，并輸出第一延時(shí)單元222和轉(zhuǎn)化信號(hào)產(chǎn)生單元223所需的輸入信號(hào)。

值得說明的是，由于與門的功能可通過與非門和非門組合的形式實(shí)現(xiàn)。因此，參照?qǐng)D7所示，作為另一種示例，上述與門221b可替換為第一與非門221c和第二非門221d。即，上述采樣控制單元221，包括：或非門221a、第一與非門221c和第二非門221d。

在本實(shí)施例中，或非門221a與第二延時(shí)單元224、控制模塊21連接，用于接收第二延時(shí)單元224的輸出信號(hào)和控制模塊21輸出的采樣信號(hào)；第一與非門221c與或非門221a、控制模塊21連接，用于接收或非門221a的輸出信號(hào)和獲取置位信號(hào)；第二非門221d與該第一與非門221c連接，用于接收第一與非門221c的輸出信號(hào)，并輸出第一延時(shí)單元222和轉(zhuǎn)化信號(hào)產(chǎn)生單元223所需的輸入信號(hào)。

如圖6所示，上述第一延時(shí)單元222與控制模塊21、采樣控制單元221連接，用于根據(jù)延時(shí)控制信號(hào)對(duì)采樣控制單元221的輸出信號(hào)進(jìn)行延時(shí)處理以并調(diào)整轉(zhuǎn)化信號(hào)的高電平寬度。可選的，如圖7所示，該第一延時(shí)單元222，包括：第三非門222a和第一延時(shí)子單元222b。

其中，該第三非門222a與采樣控制單元221連接，用于接收采樣控制單元221的輸出信號(hào)，第一延時(shí)子單元222b與第三非門222a、控制模塊21連接，用于接收第三非門222a的輸出信號(hào)和控制模塊21輸出的延時(shí)控制信號(hào)，并輸出轉(zhuǎn)化信號(hào)產(chǎn)生單元223所需的輸入信號(hào)。

如圖6所示，上述轉(zhuǎn)化信號(hào)產(chǎn)生單元223與第一延時(shí)單元222、采樣控制單元221連接，用于對(duì)采樣控制單元221的輸出信號(hào)和第一延時(shí)單元222的輸出信號(hào)進(jìn)行邏輯處理，并輸出轉(zhuǎn)化信號(hào)。可選的，參照?qǐng)D7所示，該轉(zhuǎn)化信號(hào)產(chǎn)生單元223，包括：第二與非門223a和第四非門223b。

其中，第二與非門223a與采樣控制單元221、第一延時(shí)子單元222b連接，用于接收采樣控制單元221的輸出信號(hào)和第一延時(shí)子單元222b的輸出信號(hào)，第四非門223b與該第二與非門223a連接，用于接收第二與非門223a的輸出信號(hào)，并輸出轉(zhuǎn)化信號(hào)。

可選的，如圖6所示，上述第二延時(shí)單元224與控制模塊21、轉(zhuǎn)化信號(hào)產(chǎn)生單元223連接，用于根據(jù)上述延時(shí)控制信號(hào)對(duì)轉(zhuǎn)化信號(hào)產(chǎn)生單元223的輸出信號(hào)進(jìn)行延時(shí)處理以調(diào)整轉(zhuǎn)化信號(hào)的低電平寬度。作為一種示例，參照?qǐng)D7所示，上述第二延時(shí)單元224，包括：第二延時(shí)子單元224a和第五非門224b。

其中，該第二延時(shí)子單元224a與上述第二與非門223a和控制模塊21連接，用于接收第二與非門223a的輸出信號(hào)和控制模塊21輸出的延時(shí)控制信號(hào)，第五非門224b與第二延時(shí)子單元224a連接，用于接收第二延時(shí)子單元224a的輸出信號(hào)。

作為另一種示例，如圖7所示，上述第二延時(shí)單元224，還包括：第三延時(shí)子單元224c。該第三延時(shí)子單元224c與第五非門224b和控制模塊21連接，用于接收第五非門224b的輸出信號(hào)和控制模塊21輸出的延時(shí)控制信號(hào)，并輸出采樣控制單元221所需的輸入信號(hào)。

具體的，本實(shí)施例以圖7所示的結(jié)構(gòu)示意圖結(jié)合圖4、圖5所示的時(shí)序圖進(jìn)行詳細(xì)說明。在本實(shí)施例中，置位信號(hào)是控制模塊21和環(huán)路振蕩模塊22的控制信號(hào)，在置位信號(hào)為高的前提下，采樣信號(hào)的低電平期間，環(huán)路振蕩模塊22振蕩出一個(gè)周期性的轉(zhuǎn)化時(shí)鐘clk2。

其中，圖7中第一延時(shí)單元222中的第一延時(shí)子單元222b配合第三非門222a、轉(zhuǎn)化信號(hào)產(chǎn)生單元223的第二與非門223a和第四非門223b可以產(chǎn)生轉(zhuǎn)化時(shí)鐘clk2的高電平脈沖，轉(zhuǎn)化信號(hào)的高電平寬度主要由第一延時(shí)子單元222b控制。圖7中第二延時(shí)單元224包括的第二延時(shí)子單元224a(和第三延時(shí)子單元224c)主要調(diào)整轉(zhuǎn)化時(shí)鐘clk2輸出的低電平寬度。

值得說明的是，本實(shí)施例中的第二延時(shí)單元224可只使用第二延時(shí)子單元224a來調(diào)整轉(zhuǎn)化信號(hào)的低電平寬度，還可使用第二延時(shí)子單元224a和第三延時(shí)子單元224c來調(diào)整轉(zhuǎn)化信號(hào)的低電平寬度?？蛇x的，在使用第二延時(shí)子單元224a的同時(shí)，使用第三延時(shí)子單元224c只是為了調(diào)整轉(zhuǎn)化時(shí)鐘clk2的占空比來滿足其他一些需求。其中，第二延時(shí)單元224的第五非門224b用于提供180度的相位來保持環(huán)路振蕩模塊22處于振蕩狀態(tài)。

在本實(shí)施例中，或非門221a和與門221b(或第一與非門221c)主要是門控作用，用于高速信號(hào)產(chǎn)生電路控制環(huán)路振蕩模塊22的啟動(dòng)和關(guān)閉。置位信號(hào)是高電平有效，參照?qǐng)D4和圖5所示的時(shí)序圖可知，在置位信號(hào)變高之后，環(huán)路振蕩模塊22在采樣信號(hào)為低時(shí)振蕩產(chǎn)生了轉(zhuǎn)化時(shí)鐘clk2，clk2的時(shí)鐘周期受第一延時(shí)單元222和第二延時(shí)單元224影響。

值得說明的是，由于環(huán)路振蕩模塊22中的各單元在不同的工藝角(processcorner)和溫度下有不同的延時(shí)，本申請(qǐng)實(shí)施例利用控制模塊21根據(jù)晶振信號(hào)和環(huán)路振蕩模塊22得到的轉(zhuǎn)化信號(hào)來產(chǎn)生延時(shí)控制信號(hào)、采樣信號(hào)，進(jìn)而傳輸給環(huán)路振蕩模塊22的相應(yīng)單元以使環(huán)路振蕩模塊22進(jìn)行自動(dòng)調(diào)整，這樣不僅可以調(diào)整一個(gè)采樣周期中采樣時(shí)間和轉(zhuǎn)化時(shí)間的比例，產(chǎn)生模數(shù)轉(zhuǎn)換電路需要的高速時(shí)鐘信號(hào)，同樣可以彌補(bǔ)工藝角變化引起的延時(shí)變化，在不同的工藝角下會(huì)自動(dòng)相應(yīng)的設(shè)置，進(jìn)一步的，該高速時(shí)鐘產(chǎn)生電路還可以支持多種不同頻率的時(shí)鐘轉(zhuǎn)化，對(duì)于不同頻率的晶振時(shí)鐘都能產(chǎn)生滿足模數(shù)轉(zhuǎn)換電路需要的高速時(shí)鐘，應(yīng)用范圍廣。

本實(shí)施例提供的高速時(shí)鐘產(chǎn)生電路，包括控制模塊和環(huán)路振蕩模塊，且控制模塊和環(huán)路振蕩模塊根據(jù)實(shí)際需要對(duì)應(yīng)不同的結(jié)構(gòu)組成，該高速時(shí)鐘產(chǎn)生電路不僅結(jié)構(gòu)簡單、電路規(guī)模小、功耗低，而且能夠自動(dòng)調(diào)整內(nèi)部延時(shí)達(dá)到理想時(shí)鐘相位的功能，進(jìn)而得到需要的高速時(shí)鐘。

最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本申請(qǐng)的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本申請(qǐng)進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本申請(qǐng)各實(shí)施例技術(shù)方案的范圍。