本發(fā)明涉及信號(hào)處理領(lǐng)域，特別涉及一種分時(shí)采樣的多通道信號(hào)采樣系統(tǒng)和方法。

背景技術(shù)：

現(xiàn)有的中頻數(shù)字化接收機(jī)主要由單個(gè)的模數(shù)轉(zhuǎn)換器(adc)和數(shù)字下變頻器組成，其中模數(shù)轉(zhuǎn)換模塊主要完成模擬中頻信號(hào)的采樣，并轉(zhuǎn)化得到數(shù)字化的中頻信號(hào)，數(shù)字下變頻器將感興趣的信號(hào)轉(zhuǎn)換至基帶，同時(shí)做抽樣率變換及濾波處理，得到正交的i、q信號(hào)后送后續(xù)的數(shù)字信號(hào)處理器進(jìn)行基帶信號(hào)處理，在整個(gè)中頻接收機(jī)里面數(shù)字下變頻器是整個(gè)中頻數(shù)字化接收機(jī)的核心，但通常情況下，現(xiàn)有的中頻數(shù)字化接收機(jī)僅能實(shí)現(xiàn)單通道的信號(hào)采樣，工作效率低，工作方式單一。隨著電子產(chǎn)品的普及和發(fā)展，工業(yè)和消費(fèi)類電子產(chǎn)品的功能越來越多，需要采集處理的信號(hào)也越多，這樣一來信號(hào)采集通道就隨著增多。對(duì)于現(xiàn)有的多通道中頻接收機(jī)的實(shí)現(xiàn)方法，通常是設(shè)有多個(gè)ad通道，每個(gè)ad通道對(duì)應(yīng)一個(gè)adc模塊，adc模塊采樣轉(zhuǎn)換后，經(jīng)數(shù)字下變頻器處理后再與fpga模塊連接，這樣的設(shè)計(jì)雖然能保證多通道采樣處理的精確率，但每一個(gè)ad通道就需要一塊與之對(duì)應(yīng)的數(shù)字下變頻器，這樣就需要占用大量的ad口，不僅成本高昂，同時(shí)還增加了板子設(shè)計(jì)的難度。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問題是：提供一種分時(shí)采樣的多通道信號(hào)采樣系統(tǒng)和方法，其能節(jié)省采樣電路的ad口資源，降低成本。

本發(fā)明的解決方案是這樣實(shí)現(xiàn)的：一種分時(shí)采樣的多通道信號(hào)采樣系統(tǒng)，包括輸入濾波電路、產(chǎn)生控制信號(hào)的cpld和帶ad口的dsp，其還包括采樣通道選擇電路，其中，

所述輸入濾波電路為rc低通濾波電路，用于對(duì)輸入的多通道采樣信號(hào)進(jìn)行濾波；

濾波后的多通道采樣信號(hào)通過采樣通道選擇電路進(jìn)行通道選擇再單通道輸出；

產(chǎn)生控制信號(hào)的cpld，接收dsp發(fā)送的兩路脈沖信號(hào)，輸出選通信號(hào)，選通信號(hào)用于實(shí)現(xiàn)具體哪一路采樣信號(hào)輸出；

帶ad口的dsp，被選擇輸出的采樣信號(hào)進(jìn)入dsp的ad口中進(jìn)行處理。

本發(fā)明的另一技術(shù)方案在于在上述基礎(chǔ)之上，所述采樣通道選擇電路包括8通道模擬多路復(fù)用器，經(jīng)過濾波后的多通道采樣信號(hào)與所述8通道模擬多路復(fù)用器的輸入腳相連。

本發(fā)明的另一技術(shù)方案在于在上述基礎(chǔ)之上，所述8通道模擬多路復(fù)用器型號(hào)為sn74lv4051adr。

本發(fā)明的另一技術(shù)方案在于在上述基礎(chǔ)之上，所述dsp和cpld的兩個(gè)gpio管腳直連，并配置gpio的信號(hào)方向?yàn)閺膁sp輸出，進(jìn)入cpld。

本發(fā)明的另一技術(shù)方案在于在上述基礎(chǔ)之上，所述cpld的三個(gè)gpio管腳與sn74lv4051adr芯片的通道選擇管腳相連。

本發(fā)明的另一技術(shù)方案在于在上述基礎(chǔ)之上，所述dsp發(fā)送的兩路脈沖信號(hào)為cp1和cp2，在脈沖信號(hào)cp1的一個(gè)周期內(nèi)，脈沖信號(hào)cp2有8個(gè)以上的上升沿。

本發(fā)明的另一技術(shù)方案在于在上述基礎(chǔ)之上，還提供了一種分時(shí)采樣的多通道信號(hào)采樣方法，包括以下步驟：

s1、dsp發(fā)送兩路脈沖信號(hào)cp1和cp2給cpld；

s2、cpld在檢測到cp1處于高電平，同時(shí)cp2有一個(gè)上升沿時(shí)，這個(gè)上升沿作為計(jì)數(shù)清零的邊沿觸發(fā)信號(hào)，cpld計(jì)數(shù)器清零并開始計(jì)數(shù)；

s3、根據(jù)計(jì)數(shù)值，cpld輸出與計(jì)數(shù)相匹配的電平組合信號(hào)；

s4、根據(jù)cpld輸出的電平組合信號(hào)，選擇對(duì)應(yīng)通道的采樣信號(hào)輸出進(jìn)入dsp的ad口完成采樣。

本發(fā)明的另一技術(shù)方案在于在上述基礎(chǔ)之上，在脈沖信號(hào)cp1的一個(gè)周期內(nèi)，脈沖信號(hào)cp2有8個(gè)上升沿。

從以上技術(shù)方案可以看出，本發(fā)明所述的分時(shí)采樣的多通道信號(hào)采樣系統(tǒng)和方法，通過設(shè)計(jì)的采樣通道選擇電路，利用模擬多路復(fù)用器的原理實(shí)現(xiàn)多路模擬信號(hào)的連續(xù)采樣，從而可以在單個(gè)通道實(shí)現(xiàn)多路信號(hào)采樣，大大節(jié)省了多路信號(hào)采樣電路的ad口資源，降低成本。

附圖說明

構(gòu)成本發(fā)明的一部分的附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。

圖1為本發(fā)明一種實(shí)施方式中分時(shí)采樣的多通道信號(hào)采樣系統(tǒng)的電路原理圖；

圖2為圖1中所述分時(shí)采樣的多通道信號(hào)采樣系統(tǒng)中的控制通道選擇的時(shí)序邏輯圖；

圖3為本發(fā)明一種實(shí)施方式中分時(shí)采樣的多通道信號(hào)采樣方法的流程圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)描述，本部分的描述僅是示范性和解釋性，不應(yīng)對(duì)本發(fā)明的保護(hù)范圍有任何的限制作用。此外，本領(lǐng)域技術(shù)人員根據(jù)本文件的描述，可以對(duì)本文件中實(shí)施例中以及不同實(shí)施例中的特征進(jìn)行相應(yīng)組合。

本發(fā)明的說明書和權(quán)利要求書及上述附圖中的術(shù)語“第一”、“第二”、“第三”“第四”等(如果存在)是用于區(qū)別類似的對(duì)象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本發(fā)明的實(shí)施例，例如能夠以除了在這里圖示或描述的那些以外的順序?qū)嵤?。此外，術(shù)語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統(tǒng)、產(chǎn)品或設(shè)備不必限于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或?qū)τ谶@些過程、方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。

本發(fā)明實(shí)施例如下，如圖1所示，一種分時(shí)采樣的多通道信號(hào)采樣系統(tǒng)，分時(shí)采樣的多通道信號(hào)采樣系統(tǒng)，包括輸入濾波電路、產(chǎn)生控制信號(hào)的cpld和帶ad口的dsp，其還包括采樣通道選擇電路，其中，所述輸入濾波電路為rc低通濾波電路，用于對(duì)輸入的多通道采樣信號(hào)進(jìn)行濾波；濾波后的多通道采樣信號(hào)通過采樣通道選擇電路進(jìn)行通道選擇再單通道輸出；產(chǎn)生控制信號(hào)的cpld，接收dsp發(fā)送的兩路脈沖信號(hào)，輸出選通信號(hào)，選通信號(hào)用于實(shí)現(xiàn)具體哪一路采樣信號(hào)輸出；帶ad口的dsp，被選擇輸出的采樣信號(hào)進(jìn)入dsp的ad口中進(jìn)行處理。

在上述實(shí)施例的基礎(chǔ)上，本發(fā)明另一實(shí)施例中，所述采樣通道選擇電路包括8通道模擬多路復(fù)用器，經(jīng)過濾波后的多通道采樣信號(hào)與所述8通道模擬多路復(fù)用器的輸入腳相連。

在上述實(shí)施例的基礎(chǔ)上，本發(fā)明另一實(shí)施例中，所述8通道模擬多路復(fù)用器型號(hào)為sn74lv4051adr。

在上述實(shí)施例的基礎(chǔ)上，本發(fā)明另一實(shí)施例中，所述dsp和cpld的兩個(gè)gpio管腳直連，并配置gpio的信號(hào)方向?yàn)閺膁sp輸出，進(jìn)入cpld。

在上述實(shí)施例的基礎(chǔ)上，本發(fā)明另一實(shí)施例中，所述cpld的三個(gè)gpio管腳與sn74lv4051adr芯片的通道選擇管腳相連。

在上述實(shí)施例的基礎(chǔ)上，本發(fā)明另一實(shí)施例中，如圖2所示，所述dsp發(fā)送的兩路脈沖信號(hào)為cp1和cp2，在脈沖信號(hào)cp1的一個(gè)周期內(nèi)，脈沖信號(hào)cp2有8個(gè)上升沿。

在上述實(shí)施例的基礎(chǔ)上，本發(fā)明另一實(shí)施例中，如圖3所示，還提供了一種分時(shí)采樣的多通道信號(hào)采樣方法，包括以下步驟：

s1、dsp發(fā)送兩路脈沖信號(hào)cp1和cp2給cpld；

s2、cpld在檢測到cp1處于高電平，同時(shí)cp2有一個(gè)上升沿時(shí)，這個(gè)上升沿作為計(jì)數(shù)清零的邊沿觸發(fā)信號(hào)，cpld計(jì)數(shù)器清零并開始計(jì)數(shù)；

s3、根據(jù)計(jì)數(shù)值，cpld輸出與計(jì)數(shù)相匹配的電平組合信號(hào)；

s4、根據(jù)cpld輸出的電平組合信號(hào)，選擇對(duì)應(yīng)通道的采樣信號(hào)輸出進(jìn)入dsp的ad口完成采樣。

在上述實(shí)施例的基礎(chǔ)上，本發(fā)明另一實(shí)施例中，在脈沖信號(hào)cp1的一個(gè)周期內(nèi)，脈沖信號(hào)cp2有8個(gè)上升沿。

具體地，采樣信號(hào)temp1～temp7從接插件p1進(jìn)入電路，經(jīng)過前級(jí)rc低通濾波電路后，進(jìn)入u1(sn74lv4051adr)芯片的信號(hào)輸入腳in0-in6，此時(shí)u3(cpld)給u1的9、10、11腳三個(gè)不同的組合電平可以對(duì)應(yīng)輸出相應(yīng)通道的輸入信號(hào)。u1的6腳inh是芯片獨(dú)立開關(guān)控制引腳，具有獨(dú)立開啟和關(guān)閉芯片的功能，inh為高電平時(shí)，芯片輸出被關(guān)閉；inh為低電平時(shí)，芯片輸出打開，可以正常輸出信號(hào)。在這里我們把inh引腳直接接地，為的是讓芯片處于一直打開的工作狀態(tài)。u1的9、10、11腳的電平組合決定了輸出的是哪一路輸入信號(hào)。abc組合a為高位，c為最低位，那么abc組合有000、001、010、011、100、101、110、111，對(duì)應(yīng)的就是通道0、1、2、3、4、5、6、7。當(dāng)abc引腳輸入了一組電平時(shí)，對(duì)應(yīng)被選擇通道的采樣信號(hào)就會(huì)從u1的3腳輸出。例如在某個(gè)時(shí)刻給abc三個(gè)腳全置低電平，那么通道0的輸入信號(hào)被選中，可以從3腳輸出。所以我們可以通過給abc分配不同的電平來決定輸出哪路信號(hào)，如果我們需要對(duì)這些信號(hào)實(shí)時(shí)采樣(從通道0～7不間斷循環(huán)輸出)，那么只需要在一定時(shí)間內(nèi)將abc的電平從000～111進(jìn)行循環(huán)分配，這樣通道0到7的信號(hào)會(huì)不停的從引腳3依次輸出。u2(dsp)和u3設(shè)置有兩個(gè)gpio直聯(lián)，cp1為觸發(fā)幀脈沖、cp2為計(jì)數(shù)脈沖，cp1和cp2兩組脈沖是從u2發(fā)送到u3。脈沖信號(hào)具體形式如圖2所示，其中，cp2的脈沖數(shù)量跟所需要采樣的通道個(gè)數(shù)有關(guān)，本例中采樣8個(gè)通道，因此發(fā)送8個(gè)脈沖，u3在檢測到計(jì)數(shù)脈沖cp2上升沿的同時(shí)，如果幀脈沖cp1為高電平，那么u3內(nèi)部計(jì)數(shù)器清零并開始計(jì)數(shù)。當(dāng)計(jì)數(shù)為1時(shí)，選擇第一個(gè)通道采樣信號(hào)輸出。當(dāng)系統(tǒng)判斷出選擇了第一個(gè)通道輸出時(shí)，控制u3的56、57、58三個(gè)引腳輸出所需要的電平000，此時(shí)u3的3腳輸出的信號(hào)為第一通道的采樣信號(hào)。通過以上方法，temp0～temp7總共8路temp信號(hào)最后依次進(jìn)入處理器的一個(gè)ad口進(jìn)行處理。其中，sn74lv4051adr為8通道模擬多路復(fù)用器，芯片技術(shù)資料和管腳說明為已知技術(shù)，在此不再贅述。cpld(complexprogrammablelogicdevice)復(fù)雜可編程邏輯器件，是從pal和gal器件發(fā)展出來的器件，屬于大規(guī)模集成電路范圍。dsp為數(shù)字信號(hào)處理器，可以選用現(xiàn)有的型號(hào)，在此不再詳細(xì)介紹。

從以上技術(shù)方案可以看出，本發(fā)明所述的分時(shí)采樣的多通道信號(hào)采樣系統(tǒng)和方法，通過設(shè)計(jì)的采樣通道選擇電路，利用模擬多路復(fù)用器的原理實(shí)現(xiàn)多路模擬信號(hào)的連續(xù)采樣，從而可以在單個(gè)通道實(shí)現(xiàn)多路信號(hào)采樣，大大節(jié)省了多路信號(hào)采樣電路的ad口資源，降低成本。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。