本發(fā)明涉及一種電流模d觸發(fā)器，尤其是涉及一種基于finfet器件的電流模d觸發(fā)器。
背景技術(shù)：
：隨著晶體管尺寸的不斷縮小，受短溝道效應(yīng)和當(dāng)前制造工藝的限制，普通的cmos晶體管尺寸降低的空間極度縮小。當(dāng)普通cmos晶體管的尺寸縮小到20nm以下時(shí)，器件的漏電流會(huì)急劇加大，造成較大的電路漏功耗。并且，電路短溝道效應(yīng)變得更加明顯，器件變得相當(dāng)不穩(wěn)定，極大的限制了電路性能的提高。finfet管(鰭式場(chǎng)效晶體管，finfield-effecttransistor)是一種新的互補(bǔ)式金氧半導(dǎo)體(cmos)晶體管為一種新型的3d晶體管，在當(dāng)前電路設(shè)計(jì)中被廣泛應(yīng)用。finfet管的溝道采用零摻雜或是低摻雜，溝道被柵三面包圍。這種特殊的三維立體結(jié)構(gòu)，增強(qiáng)了柵對(duì)溝道的控制力度，極大的抑制了短溝道效應(yīng)，抑制了器件的漏電流。finfet管具有功耗低，面積小的優(yōu)點(diǎn)，逐漸成為接替普通cmos器件，延續(xù)摩爾定律的優(yōu)良器件之一。觸發(fā)器作為數(shù)字電路系統(tǒng)的一種基本運(yùn)算單元，被廣泛運(yùn)用在大規(guī)模集成電路設(shè)計(jì)中,在性能要求比較高的微處理器以及單片機(jī)系統(tǒng)中，觸發(fā)器的性能對(duì)整個(gè)系統(tǒng)性能的影響特別重要。d觸發(fā)器是數(shù)字電路系統(tǒng)中較為常用的一種觸發(fā)器。目前finfet器件已被應(yīng)用于d觸發(fā)器的設(shè)計(jì)領(lǐng)域?，F(xiàn)有的基于cmos器件的電流模d觸發(fā)器的電路結(jié)構(gòu)圖如圖1所示。該電流模d觸發(fā)器由主鎖存器、從鎖存器組成，主鎖存器由兩個(gè)pmos管(p1、p2)和六個(gè)nmos管(n1、n2、n3、n4、n5、n6)組成，pmos管p1與nmos管n1構(gòu)成反相器，產(chǎn)生傳遞信號(hào)xb，nmos管n2和nmos管n3串聯(lián)實(shí)現(xiàn)xb和clkb的與邏輯，nmos管n4與nmos管n5串聯(lián)實(shí)現(xiàn)了d和clk的與邏輯，pmos管p1、pmos管p2、nmos管n1、nmos管n2、nmos管n3、nmos管n4和nmos管n5的組合邏輯產(chǎn)生傳遞信號(hào)xb的互補(bǔ)信號(hào)x；從鎖存器由兩個(gè)pmos管(p3、p4)和六個(gè)nmos管(n7、n8、n9、n10、n11、n12)組成，pmos管p4與nmos管n11構(gòu)成反相器，產(chǎn)生輸出信號(hào)qb，nmos管n7和nmos管n8串聯(lián)實(shí)現(xiàn)了x和clkb的與邏輯，nmos管n9與nmos管n10串聯(lián)實(shí)現(xiàn)了qb和clk的與邏輯，pmos管p3、pmos管p4、nmos管n7、nmos管n8、nmos管n9、nmos管n10和nmos管n11的組合邏輯產(chǎn)生輸出信號(hào)q，實(shí)現(xiàn)d觸發(fā)器功能。但現(xiàn)有的電流模d觸發(fā)器晶體管數(shù)目較多，延時(shí)和漏功耗均偏大，由此導(dǎo)致功耗和功耗延時(shí)積均較大。鑒此，設(shè)計(jì)一種延時(shí)、功耗和功耗延時(shí)積均較小的基于finfet器件的電流模d觸發(fā)器具有重要意義。技術(shù)實(shí)現(xiàn)要素：本發(fā)明所要解決的技術(shù)問題是提供一種電路面積、延時(shí)、功耗和功耗延時(shí)積均較小的基于finfet器件的電流模d觸發(fā)器。本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案為：一種基于finfet器件的電流模d觸發(fā)器，包括第一p型finfet管、第二p型finfet管、第三p型finfet管、第四p型finfet管、第一n型finfet管、第二n型finfet管、第三n型finfet管、第四n型finfet管、第五n型finfet管、第六n型finfet管、第七n型finfet管和第八n型finfet管，所述的第一p型finfet管、所述的第二p型finfet管、所述的第三p型finfet管和所述的第四p型finfet管分別為低閾值p型finfet管，所述的第一n型finfet管、所述的第六n型finfet管、所述的第七n型finfet管和所述的第八n型finfet管分別為低閾值n型finfet管，所述的第二n型finfet管、所述的第三n型finfet管、所述的第四n型finfet管和所述的第五n型finfet管分別為高閾值n型finfet管，所述的第一p型finfet管的源極、所述的第二p型finfet管的源極、所述的第三p型finfet管的源極和所述的第四p型finfet管的源極均接入電源，所述的第一p型finfet管的前柵、所述的第一p型finfet管的背柵、所述的第二p型finfet管的前柵、所述的第二p型finfet管的背柵、所述的第三p型finfet管的前柵、所述的第三p型finfet管的背柵、所述的第四p型finfet管的前柵和所述的第四p型finfet管的背柵連接且其連接端為所述的電流模d觸發(fā)器的第一控制端，所述的第二p型finfet管的漏極、所述的第一n型finfet管的前柵、所述的第一n型finfet管的背柵、所述的第二n型finfet管的漏極、所述的第三n型finfet管的漏極和所述的第四n型finfet管的前柵連接，所述的第一p型finfet管的漏極、所述的第一n型finfet管的漏極和所述的第二n型finfet管的前柵連接，所述的第三p型finfet管的漏極、所述的第四n型finfet管的漏極、所述的第五n型finfet管的漏極、所述的第六n型finfet管的前柵和所述的第六n型finfet管的背柵連接且其連接端為所述的電流模d觸發(fā)器的輸出端，所述的第四p型finfet管的漏極、所述的第五n型finfet管的前柵和所述的第六n型finfet管的漏極連接且其連接端為所述的電流模d觸發(fā)器的反相輸出端，所述的第一n型finfet管的源極、所述的第二n型finfet管的源極、所述的第三n型finfet管的源極和所述的第七n型finfet管的漏極連接，所述的第四n型finfet管的源極、所述的第五n型finfet管的源極、所述的第六n型finfet管的源極和所述的第八n型finfet管的漏極連接，所述的第七n型finfet管的前柵、所述的第七n型finfet管的背柵、所述的第八n型finfet管的前柵和所述的第八n型finfet管的背柵連接且其連接端為所述的電流模d觸發(fā)器的第二控制端，所述的第七n型finfet管的源極和所述的第八n型finfet管的源極均接地，所述的第三n型finfet管的前柵為所述的電流模d觸發(fā)器的輸入端，用于接入輸入信號(hào)，所述的第三n型finfet管的背柵和所述的第五n型finfet管的背柵連接且其連接端為所述的電流模d觸發(fā)器的時(shí)鐘端，用于接入時(shí)鐘信號(hào)，所述的第二n型finfet管的背柵和所述的第四n型finfet管的背柵連接且其連接端為所述的電流模d觸發(fā)器的反相時(shí)鐘端，用于接入時(shí)鐘信號(hào)的反相信號(hào)。所述的第一p型finfet管、所述的第二p型finfet管、所述的第三p型finfet管和所述的第四p型finfet管的閾值電壓均為0.17v，所述的第一n型finfet管、所述的第六n型finfet管、所述的第七n型finfet管和所述的第八n型finfet管的閾值電壓均為0.33v，所述的第二n型finfet管、所述的第三n型finfet管、所述的第四n型finfet管和所述的第五n型finfet管的閾值電壓均為0.70v。所述的第一p型finfet管鰭的個(gè)數(shù)為1，第二p型finfet管鰭的個(gè)數(shù)為1，第三p型finfet管鰭的個(gè)數(shù)為1，第四p型finfet管鰭的個(gè)數(shù)為1，第一n型finfet管鰭的個(gè)數(shù)為1，第二n型finfet管鰭的個(gè)數(shù)為2，第三n型finfet管鰭的個(gè)數(shù)為2，第四n型finfet管鰭的個(gè)數(shù)為2，第五n型finfet管鰭的個(gè)數(shù)為2，第六n型finfet管鰭的個(gè)數(shù)為1，第七n型finfet管鰭的個(gè)數(shù)為5，第八n型finfet管鰭的個(gè)數(shù)為5。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于通過第一p型finfet管、第二p型finfet管、第三p型finfet管、第四p型finfet管、第一n型finfet管、第二n型finfet管、第三n型finfet管、第四n型finfet管、第五n型finfet管、第六n型finfet管、第七n型finfet管和第八n型finfet管構(gòu)成電流模d觸發(fā)器，第一p型finfet管、第二p型finfet管、第三p型finfet管和第四p型finfet管構(gòu)成上拉電阻網(wǎng)絡(luò)，第七n型finfet管和第八n型finfet管作為獨(dú)立電流源，而第二n型finfet管、第三n型finfet管、第四n型finfet管和第五n型finfet管實(shí)現(xiàn)“與功能”，第一p型finfet管、第二p型finfet管、第一n型finfet管、第二n型finfet管、第三n型finfet管和第七n型finfet管構(gòu)成主鎖存器，第三p型finfet管、第四p型finfet管、第四n型finfet管、第五n型finfet管、第六n型finfet管和第八n型finfet管構(gòu)成從鎖存器，由此將finfet管和單軌電流模結(jié)構(gòu)結(jié)合起來實(shí)現(xiàn)d觸發(fā)器，保留了上拉電阻網(wǎng)絡(luò)和獨(dú)立電流源結(jié)構(gòu)，減小電路的面積的同時(shí)降低了電路的延時(shí)，有效的避免了下拉網(wǎng)絡(luò)中finfet管的串聯(lián)，使其電路面積、延時(shí)、功耗和功耗延時(shí)積均較小。附圖說明圖1為現(xiàn)有的基于cmos器件的電流模d觸發(fā)器的電路圖；圖2為本發(fā)明的基于finfet器件的電流模d觸發(fā)器的電路圖；圖3為標(biāo)準(zhǔn)電壓(1v)下，本發(fā)明的基于finfet器件的電流模d觸發(fā)器在bsimimg標(biāo)準(zhǔn)工藝下的仿真波形圖。具體實(shí)施方式以下結(jié)合附圖實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。實(shí)施例一：如圖2所示，一種基于finfet器件的電流模d觸發(fā)器，包括第一p型finfet管p1、第二p型finfet管p2、第三p型finfet管p3、第四p型finfet管p4、第一n型finfet管n1、第二n型finfet管n2、第三n型finfet管n3、第四n型finfet管n4、第五n型finfet管n5、第六n型finfet管n6、第七n型finfet管n7和第八n型finfet管n8，第一p型finfet管p1、第二p型finfet管p2、第三p型finfet管p3和第四p型finfet管p4分別為低閾值p型finfet管，第一n型finfet管n1、第六n型finfet管n6、第七n型finfet管n7和第八n型finfet管n8分別為低閾值n型finfet管，第二n型finfet管n2、第三n型finfet管n3、第四n型finfet管n4和第五n型finfet管n5分別為高閾值n型finfet管，第一p型finfet管p1的源極、第二p型finfet管p2的源極、第三p型finfet管p3的源極和第四p型finfet管p4的源極均接入電源vdd，第一p型finfet管p1的前柵、第一p型finfet管p1的背柵、第二p型finfet管p2的前柵、第二p型finfet管p2的背柵、第三p型finfet管p3的前柵、第三p型finfet管p3的背柵、第四p型finfet管p4的前柵和第四p型finfet管p4的背柵連接且其連接端為電流模d觸發(fā)器的第一控制端，接入第一電壓控制信號(hào)vrfp，第二p型finfet管p2的漏極、第一n型finfet管n1的前柵、第一n型finfet管n1的背柵、第二n型finfet管n2的漏極、第三n型finfet管n3的漏極和第四n型finfet管n4的前柵連接，第一p型finfet管p1的漏極、第一n型finfet管n1的漏極和第二n型finfet管n2的前柵連接，第三p型finfet管p3的漏極、第四n型finfet管n4的漏極、第五n型finfet管n5的漏極、第六n型finfet管n6的前柵和第六n型finfet管n6的背柵連接且其連接端為電流模d觸發(fā)器的輸出端，用于輸出信號(hào)q，第四p型finfet管p4的漏極、第五n型finfet管n5的前柵和第六n型finfet管n6的漏極連接且其連接端為電流模d觸發(fā)器的反相輸出端，用于輸出信號(hào)q的反相信號(hào)qb，第一n型finfet管n1的源極、第二n型finfet管n2的源極、第三n型finfet管n3的源極和第七n型finfet管n7的漏極連接，第四n型finfet管n4的源極、第五n型finfet管n5的源極、第六n型finfet管n6的源極和第八n型finfet管n8的漏極連接，第七n型finfet管n7的前柵、第七n型finfet管n7的背柵、第八n型finfet管n8的前柵和第八n型finfet管n8的背柵連接且其連接端為電流模d觸發(fā)器的第二控制端，接入第二電壓控制信號(hào)vrfn，第七n型finfet管n7的源極和第八n型finfet管n8的源極均接地，第三n型finfet管n3的前柵為電流模d觸發(fā)器的輸入端，用于接入輸入信號(hào)d，第三n型finfet管n3的背柵和第五n型finfet管n5的背柵連接且其連接端為電流模d觸發(fā)器的時(shí)鐘端，用于接入時(shí)鐘信號(hào)clk，第二n型finfet管n2的背柵和第四n型finfet管n4的背柵連接且其連接端為電流模d觸發(fā)器的反相時(shí)鐘端，用于接入時(shí)鐘信號(hào)clk的反相信號(hào)clkb。本實(shí)施例中，第一電壓控制信號(hào)vrfp由偏置電路產(chǎn)生，通常為0.3v～0.8v，第二電壓控制信號(hào)vrfn通常由常規(guī)的電流鏡的偏置實(shí)現(xiàn)，第二電壓控制信號(hào)vrfn為0.6v～1v。本實(shí)施例中，第一p型finfet管p1鰭的個(gè)數(shù)為1，第二p型finfet管p2鰭的個(gè)數(shù)為1，第三p型finfet管p3鰭的個(gè)數(shù)為1，第四p型finfet管p4鰭的個(gè)數(shù)為1，第一n型finfet管n1鰭的個(gè)數(shù)為1，第二n型finfet管n2鰭的個(gè)數(shù)為2，第三n型finfet管n3鰭的個(gè)數(shù)為2，第四n型finfet管n4鰭的個(gè)數(shù)為2，第五n型finfet管n5鰭的個(gè)數(shù)為2，第六n型finfet管n6鰭的個(gè)數(shù)為1，第七n型finfet管n7鰭的個(gè)數(shù)為5，第八n型finfet管n8鰭的個(gè)數(shù)為5。實(shí)施例二：如圖2所示，一種基于finfet器件的電流模d觸發(fā)器，包括第一p型finfet管p1、第二p型finfet管p2、第三p型finfet管p3、第四p型finfet管p4、第一n型finfet管n1、第二n型finfet管n2、第三n型finfet管n3、第四n型finfet管n4、第五n型finfet管n5、第六n型finfet管n6、第七n型finfet管n7和第八n型finfet管n8，第一p型finfet管p1、第二p型finfet管p2、第三p型finfet管p3和第四p型finfet管p4分別為低閾值p型finfet管，第一n型finfet管n1、第六n型finfet管n6、第七n型finfet管n7和第八n型finfet管n8分別為低閾值n型finfet管，第二n型finfet管n2、第三n型finfet管n3、第四n型finfet管n4和第五n型finfet管n5分別為高閾值n型finfet管，第一p型finfet管p1的源極、第二p型finfet管p2的源極、第三p型finfet管p3的源極和第四p型finfet管p4的源極均接入電源vdd，第一p型finfet管p1的前柵、第一p型finfet管p1的背柵、第二p型finfet管p2的前柵、第二p型finfet管p2的背柵、第三p型finfet管p3的前柵、第三p型finfet管p3的背柵、第四p型finfet管p4的前柵和第四p型finfet管p4的背柵連接且其連接端為電流模d觸發(fā)器的第一控制端，接入第一電壓控制信號(hào)vrfp，第二p型finfet管p2的漏極、第一n型finfet管n1的前柵、第一n型finfet管n1的背柵、第二n型finfet管n2的漏極、第三n型finfet管n3的漏極和第四n型finfet管n4的前柵連接，第一p型finfet管p1的漏極、第一n型finfet管n1的漏極和第二n型finfet管n2的前柵連接，第三p型finfet管p3的漏極、第四n型finfet管n4的漏極、第五n型finfet管n5的漏極、第六n型finfet管n6的前柵和第六n型finfet管n6的背柵連接且其連接端為電流模d觸發(fā)器的輸出端，用于輸出信號(hào)q，第四p型finfet管p4的漏極、第五n型finfet管n5的前柵和第六n型finfet管n6的漏極連接且其連接端為電流模d觸發(fā)器的反相輸出端，用于輸出信號(hào)q的反相信號(hào)qb，第一n型finfet管n1的源極、第二n型finfet管n2的源極、第三n型finfet管n3的源極和第七n型finfet管n7的漏極連接，第四n型finfet管n4的源極、第五n型finfet管n5的源極、第六n型finfet管n6的源極和第八n型finfet管n8的漏極連接，第七n型finfet管n7的前柵、第七n型finfet管n7的背柵、第八n型finfet管n8的前柵和第八n型finfet管n8的背柵連接且其連接端為電流模d觸發(fā)器的第二控制端，接入第二電壓控制信號(hào)vrfn，第七n型finfet管n7的源極和第八n型finfet管n8的源極均接地，第三n型finfet管n3的前柵為電流模d觸發(fā)器的輸入端，用于接入輸入信號(hào)d，第三n型finfet管n3的背柵和第五n型finfet管n5的背柵連接且其連接端為電流模d觸發(fā)器的時(shí)鐘端，用于接入時(shí)鐘信號(hào)clk，第二n型finfet管n2的背柵和第四n型finfet管n4的背柵連接且其連接端為電流模d觸發(fā)器的反相時(shí)鐘端，用于接入時(shí)鐘信號(hào)clk的反相信號(hào)clkb。本實(shí)施例中，第一電壓控制信號(hào)vrfp由偏置電路產(chǎn)生，通常為0.3v～0.8v，第二電壓控制信號(hào)vrfn通常由常規(guī)的電流鏡的偏置實(shí)現(xiàn)，第二電壓控制信號(hào)vrfn為0.6v～1v。本實(shí)施例中，第一p型finfet管p1鰭的個(gè)數(shù)為1，第二p型finfet管p2鰭的個(gè)數(shù)為1，第三p型finfet管p3鰭的個(gè)數(shù)為1，第四p型finfet管p4鰭的個(gè)數(shù)為1，第一n型finfet管n1鰭的個(gè)數(shù)為1，第二n型finfet管n2鰭的個(gè)數(shù)為2，第三n型finfet管n3鰭的個(gè)數(shù)為2，第四n型finfet管n4鰭的個(gè)數(shù)為2，第五n型finfet管n5鰭的個(gè)數(shù)為2，第六n型finfet管n6鰭的個(gè)數(shù)為1，第七n型finfet管n7鰭的個(gè)數(shù)為5，第八n型finfet管n8鰭的個(gè)數(shù)為5。本實(shí)施例中，第一p型finfet管p1、第二p型finfet管p2、第三p型finfet管p3和第四p型finfet管p4的閾值電壓均為0.17v，第一n型finfet管n1、第六n型finfet管n6、第七n型finfet管n7和第八n型finfet管n8的閾值電壓均為0.33v，第二n型finfet管n2、第三n型finfet管n3、第四n型finfet管n4和第五n型finfet管n5的閾值電壓均為0.70v。本實(shí)施例中，第一p型finfet管p1鰭的個(gè)數(shù)為1，第二p型finfet管p2鰭的個(gè)數(shù)為1，第三p型finfet管p3鰭的個(gè)數(shù)為1，第四p型finfet管p4鰭的個(gè)數(shù)為1，第一n型finfet管n1鰭的個(gè)數(shù)為1，第二n型finfet管n2鰭的個(gè)數(shù)為2，第三n型finfet管n3鰭的個(gè)數(shù)為2，第四n型finfet管n4鰭的個(gè)數(shù)為2，第五n型finfet管n5鰭的個(gè)數(shù)為2，第六n型finfet管n6鰭的個(gè)數(shù)為1，第七n型finfet管n7鰭的個(gè)數(shù)為5，第八n型finfet管n8鰭的個(gè)數(shù)為5。為了驗(yàn)證本發(fā)明的基于finfet器件的電流模d觸發(fā)器的優(yōu)益性，在bsimimg標(biāo)準(zhǔn)工藝下，使用電路仿真工具h(yuǎn)spice在電路的輸入頻率為100mhz、200mhz、500mhz、1ghz的條件下，將本發(fā)明的基于finfet器件的電流模d觸發(fā)器和圖1所示的現(xiàn)有的基于cmos器件的電流模d觸發(fā)器這兩種d觸發(fā)器的電路進(jìn)行仿真比較分析，bsimimg工藝庫(kù)對(duì)應(yīng)的電源電壓為1v。標(biāo)準(zhǔn)電壓(1v)下，本發(fā)明的基于finfet器件的電流模d觸發(fā)器基于bsimimg標(biāo)準(zhǔn)工藝的仿真波形圖如圖3所示。在bsimimg標(biāo)準(zhǔn)工藝，輸入頻率為100mhz條件下對(duì)本發(fā)明的基于finfet器件的電流模d觸發(fā)器和圖1所示的現(xiàn)有的基于cmos器件的電流模d觸發(fā)器進(jìn)行仿真比較，其性能比較表如表1所示。表1電路類型晶體管數(shù)目延時(shí)(us)功耗(μw)功耗延時(shí)積(fj)本發(fā)明的d觸發(fā)器120.041554.3592.2559現(xiàn)有的d觸發(fā)器160.050661.2413.0988從表1中可以得出：本發(fā)明的基于finfet器件的電流模d觸發(fā)器與圖1所示的現(xiàn)有的基于cmos器件的電流模d觸發(fā)器相比，晶體管數(shù)目減少了4個(gè)，延時(shí)減小了17.98％，功耗減小了11.24％，功耗延時(shí)積減小了27.20％。在bsimimg標(biāo)準(zhǔn)工藝，輸入頻率為200mhz條件下對(duì)本發(fā)明的基于finfet器件的電流模d觸發(fā)器和圖1所示的現(xiàn)有的基于cmos器件的電流模d觸發(fā)器進(jìn)行仿真比較，其性能比較表如表2所示。表2電路類型晶體管數(shù)目延時(shí)(us)功耗(μw)功耗延時(shí)積(fj)本發(fā)明的d觸發(fā)器120.041554.8252.2752現(xiàn)有的d觸發(fā)器160.050661.6233.1181從表2中可以得出：本發(fā)明的基于finfet器件的電流模d觸發(fā)器與圖1所示的現(xiàn)有的基于cmos器件的電流模d觸發(fā)器相比，晶體管數(shù)目減少了4個(gè)，延時(shí)減小了17.98％，功耗減小了11.03％，功耗延時(shí)積減小了27.03％。在bsimimg標(biāo)準(zhǔn)工藝，輸入頻率為500mhz條件下對(duì)本發(fā)明的基于finfet器件的電流模d觸發(fā)器和圖1所示的現(xiàn)有的基于cmos器件的電流模d觸發(fā)器進(jìn)行仿真比較，其性能比較表如表3所示。表3電路類型晶體管數(shù)目延時(shí)(us)功耗(μw)功耗延時(shí)積(fj)本發(fā)明的d觸發(fā)器120.041555.0302.2837現(xiàn)有的d觸發(fā)器160.050662.1483.1447從表3中可以得出：本發(fā)明的基于finfet器件的電流模d觸發(fā)器與圖1所示的現(xiàn)有的基于cmos器件的電流模d觸發(fā)器相比，晶體管數(shù)目減少了4個(gè)，延時(shí)減小了17.98％，功耗減小了11.45％，功耗延時(shí)積減小了27.37％。在bsimimg標(biāo)準(zhǔn)工藝，輸入頻率為1ghz條件下對(duì)本發(fā)明的基于finfet器件的電流模d觸發(fā)器和圖1所示的現(xiàn)有的基于cmos器件的電流模d觸發(fā)器進(jìn)行仿真比較，其性能比較表如表4所示。表4電路類型晶體管數(shù)目延時(shí)(us)功耗(μw)功耗延時(shí)積(fj)本發(fā)明的d觸發(fā)器120.041555.3822.2983現(xiàn)有的d觸發(fā)器160.050662.4653.1607從表4中可以得出：本發(fā)明的基于finfet器件的電流模d觸發(fā)器與圖1所示的現(xiàn)有的基于cmos器件的電流模d觸發(fā)器相比，晶體管數(shù)目減少了4個(gè)，延時(shí)減小了17.98％，功耗減小了11.33％，功耗延時(shí)積減小了27.29％。當(dāng)前第1頁(yè)12