本發(fā)明涉及模數(shù)轉(zhuǎn)換器領(lǐng)域，特別涉及一種用于低功耗流水線adc的多模塊共享型流水線級(jí)電路結(jié)構(gòu)。

背景技術(shù)：

隨著半導(dǎo)體技術(shù)的迅速發(fā)展，高速高精度模數(shù)轉(zhuǎn)換器已廣泛應(yīng)用于數(shù)字通訊、軍事雷達(dá)等領(lǐng)域。流水線模數(shù)轉(zhuǎn)換器(pipelineadc)作為目前主流的adc產(chǎn)品之一，能夠很好的兼顧速度與精度的要求。在流水線模數(shù)轉(zhuǎn)換器中，單個(gè)流水線級(jí)電路作為重要組成部分，決定了整個(gè)流水線模數(shù)轉(zhuǎn)換器的性能。

在傳統(tǒng)的低功耗流水線adc中，采用運(yùn)放共享、電容共享來降低功耗，但由于運(yùn)放、電容的連續(xù)工作，存在記憶效應(yīng)和穩(wěn)定性問題，導(dǎo)致adc精度降低，同時(shí)，由于運(yùn)放共享、電容共享引入的開關(guān)則限制了adc的速度；另一種解決方案是采用開關(guān)運(yùn)放技術(shù)，但開關(guān)運(yùn)放結(jié)構(gòu)的流水線adc存在問題是每一時(shí)鐘相運(yùn)放的開啟、關(guān)斷操作，會(huì)限制系統(tǒng)速度。同時(shí)，在輸入對(duì)管開啟、關(guān)斷的不同時(shí)鐘相，運(yùn)放輸入電容不同，導(dǎo)致運(yùn)放反饋系數(shù)、增益的變化。

技術(shù)實(shí)現(xiàn)要素：

技術(shù)問題：為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提出一種三相時(shí)鐘控制的運(yùn)放共享、電容共享、比較器共享的多模塊共享型流水線級(jí)電路結(jié)構(gòu)，以減少電路中運(yùn)算放大器及比較器的個(gè)數(shù)，降低系統(tǒng)功耗。

技術(shù)方案：為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為：

一種適用于低功耗流水線adc的多模塊共享型流水線級(jí)電路結(jié)構(gòu)，包括第一乘法數(shù)模單元(mdac1)、第一級(jí)間adc(sub_adc1)、第二乘法數(shù)模單元(mdac2)和第二級(jí)間adc(sub_adc2)；所述第一乘法數(shù)模單元(mdac1)與第二乘法數(shù)模單元(mdac2)分時(shí)復(fù)用第三電容(cf1)、第四電容(cf2)和第一運(yùn)放(opa)；所述第一級(jí)間adc(sub_adc1)與第二級(jí)間adc(sub_adc2)分時(shí)復(fù)用第一latch(latch1)和第二latch(latch2)；

在時(shí)鐘相φ1為高電平時(shí)，所述第三電容(cf1)對(duì)參考電平vdac2進(jìn)行采樣，第四電容(cf2)作為反饋電容與所述第一運(yùn)放(opa)作為第二乘法數(shù)模單元(mdac2)的模塊單元，實(shí)現(xiàn)第二乘法數(shù)模單元(mdac2)的相減、取余、冗余放大的功能；在時(shí)鐘相φ2為高電平時(shí)，所述第三電容(cf1)和第四電容(cf2)作為第一乘法數(shù)模單元(mdac1)的反饋電容與所述第一運(yùn)放(opa)一起實(shí)現(xiàn)第一乘法數(shù)模單元(mdac1)的相減、取余、冗余放大功能，同時(shí)，第三電容(cf1)和第四電容(cf2)作為第二乘法數(shù)模單元(mdac2)的采樣電容，完成第二乘法數(shù)模單元(mdac2)的采樣操作；在時(shí)鐘相φa為高電平時(shí)，所述第三電容(cf1)和第四電容(cf2)、第一運(yùn)放(opa)進(jìn)行復(fù)位操作，以消除記憶效應(yīng)；

所述第一latch(latch1)和第二latch(latch2)在時(shí)鐘相φ1為高電平時(shí)，作為第一級(jí)間adc(sub_adc1)比較器，實(shí)現(xiàn)輸入信號(hào)與參考閾值的比較；在時(shí)鐘相φ2為高電平時(shí)，作為第二級(jí)間adc(sub_adc2)的比較器，實(shí)現(xiàn)輸入信號(hào)與參考閾值的比較；在時(shí)鐘相φa1為高電平時(shí)，進(jìn)行復(fù)位操作；

所述時(shí)鐘相φa在時(shí)鐘相φ2上升沿到來前存在高電平，所述時(shí)鐘相φa1在時(shí)鐘相φ1、時(shí)鐘相φ2上升沿到來前都存在高電平。

在一具體的實(shí)施例中，所述第一乘法數(shù)模單元(mdac1)包括第一電容(cs1)、第二電容(cs2)、第三電容(cf1)、第四電容(cf2)、第一開關(guān)(s1)、第二開關(guān)(s2)、第五開關(guān)(s5)、第十六開關(guān)(s16)、第十七開關(guān)(s17)、第二十二開關(guān)(s22)、第二十三開關(guān)(s23)、第二十四開關(guān)(s24)、第二十五開關(guān)(s25)、第一編碼電路(decoder1)，第三十二開關(guān)(s32)、第三十三開關(guān)(s33)和第一運(yùn)放(opa)；

所述第二乘法數(shù)模單元(mdac2)包括第三電容(cf1)、第四電容(cf2)、第八開關(guān)(s8)、第十三開關(guān)(s13)、第十四開關(guān)(s14)、第十五開關(guān)(s15)、第二十二開關(guān)(s22)、第二編碼電路(decoder2)、第一運(yùn)放(opa)；

其中，第一電容(cs1)右極板與第二電容(cs2)右極板相連，且與第五開關(guān)(s5)上端及第二十五開關(guān)(s25)左端點(diǎn)相連，左極板接第一開關(guān)(s1)右端點(diǎn)及第二十四開關(guān)(s24)的右端點(diǎn)；第一開關(guān)(s1)左端點(diǎn)與輸入信號(hào)vin相連且與第二開關(guān)(s2)相連；第二十四開關(guān)(s24)左側(cè)與地電平相連；第二電容(cs2)左側(cè)與第二開關(guān)(s2)右側(cè)，第二十三開關(guān)(s23)右側(cè)相連，第二十三開關(guān)(s23)左側(cè)接參考電平vdac1；第三電容(cf1)和第四電容(cf2)左側(cè)與第十六開關(guān)(s16)上側(cè)及第二十五開關(guān)(s25)右側(cè)相連，且與第一運(yùn)放(opa)負(fù)輸入端相連；第十六開關(guān)(s16)下側(cè)與地電平相連且與第一運(yùn)放(opa)正輸入端相連；第三電容(cf1)右側(cè)與第二十二開關(guān)(s22)左側(cè)及第十五開關(guān)(s15)左側(cè)相連，第四電容(cf2)右側(cè)與第二十二開關(guān)(s22)右側(cè)及第十七開關(guān)(s17)上側(cè)及第八開關(guān)(s8)左側(cè)相連，同時(shí)與第一運(yùn)放(opa)輸出端相連；第一編碼電路(decoder1)輸出端控制第二十三開關(guān)(s23)的狀態(tài)；第一編碼電路(decoder1)工作狀態(tài)由第三十三開關(guān)(s33)、第三十二開關(guān)(s32)控制；

第八開關(guān)(s8)的右側(cè)接第三級(jí)輸入，第十五開關(guān)(s15)的右側(cè)接參考電平vdac2，第十五開關(guān)(s15)的控制端接第二編碼電路(decoder2)的輸出，第二編碼電路(decoder2)由第十三開關(guān)(s13)和第十四開關(guān)(s14)控制；

第一開關(guān)(s1)、第二開關(guān)(s2)、第八開關(guān)(s8)、第十三開關(guān)(s13)和第十四開關(guān)(s14)由時(shí)鐘相φ1控制，第二十二開關(guān)(s22)時(shí)鐘相φ1的反相時(shí)鐘控制，第二十四開關(guān)(s24)、第二十五開關(guān)(s25)、第三十三開關(guān)(s33)和第三十二開關(guān)(s32)由時(shí)鐘相φ2控制，第十六開關(guān)(s16)和第十七開關(guān)(s17)由時(shí)鐘相φa控制，第五開關(guān)(s5)由時(shí)鐘相φ1e控制；其中，時(shí)鐘相φ1e的下降沿比時(shí)鐘相φ1下降沿提前。

在一具體的實(shí)施例中，所述第一級(jí)間adc(sub_adc1)包括第三開關(guān)(s3)、第四開關(guān)(s4)、第六開關(guān)(s6)、第七開關(guān)(s7)、第十八開關(guān)(s18)、第十九開關(guān)(s19)、第二十開關(guān)(s20)、第二十一開關(guān)(s21)、第二十六開關(guān)(s26)、第二十七開關(guān)(s27)、第五電容(csc11)、第六電容(csc12)，第一latch(latch1)和第二latch(latch2)；

所述第二級(jí)間adc(sub_adc2)包括第九開關(guān)(s9)、第十開關(guān)(s10)、第十一開關(guān)(s11)、第十二開關(guān)(s12)、第二十八開關(guān)(s28)、第二十九開關(guān)(s29)、第三十開關(guān)(s30)、第三十一開關(guān)(s31)、第七電容(csc21)、第八電容(csc22)、第一latch(latch1)和第二latch(latch2)；

第五電容(csc11)左側(cè)與第三開關(guān)(s3)右側(cè)及第十八開關(guān)(s18)上側(cè)相連，第十八開關(guān)(s18)下側(cè)接閾值電壓vth1；第三開關(guān)(s3)左側(cè)與第四開關(guān)(s4)左側(cè)相連，且接輸入信號(hào)；第五電容(csc11)的右側(cè)接第六開關(guān)(s6)的上側(cè)，且與預(yù)防大器1(pre1)輸入端相連，預(yù)防大器1(pre1)輸出端與第二十六開關(guān)(s26)左側(cè)相連，第二十六開關(guān)(s26)右側(cè)接第一latch(latch1)輸入端，第一latch(latch1)復(fù)位由第二十開關(guān)(s20)控制；第六電容(csc12)左側(cè)與第四開關(guān)(s4)右側(cè)及第十九開關(guān)(s19)上側(cè)相連，第十九開關(guān)(s19)下側(cè)接閾值電壓vth2；第六電容(csc12)的右側(cè)接第七開關(guān)(s7)的上側(cè)，且與預(yù)防大器2(pre2)輸入端相連，預(yù)防大器2(pre2)輸出端與第二十七開關(guān)(s27)左側(cè)相連，第二十七開關(guān)(s27)右側(cè)接第二latch(latch2)輸入端，第二latch(latch2)復(fù)位由第二十一開關(guān)(s21)控制；

第二十八開關(guān)(s28)右側(cè)與第二十九開關(guān)(s29)右側(cè)相連，且接第一運(yùn)放(opa)的輸出端，第二十八開關(guān)(s28)左側(cè)與第十開關(guān)(s10)上側(cè)及第七電容(csc21)右側(cè)相連，第七電容(csc21)左側(cè)與第三十開關(guān)(s30)上側(cè)及第十二開關(guān)(s12)右側(cè)相連，第十二開關(guān)(s12)左側(cè)接第一latch(latch1)的輸入端；第二十九開關(guān)(s29)左側(cè)與第九開關(guān)(s9)上側(cè)及第八電容(csc22)右側(cè)相連，第八電容(csc22)左側(cè)與第三十一開關(guān)(s31)上側(cè)及第十一開關(guān)(s11)右側(cè)相連，第十一開關(guān)(s11)左側(cè)接第二latch(latch2)的輸入端；

第三開關(guān)(s3)、第四開關(guān)(s4)、第九開關(guān)(s9)、第十開關(guān)(s10)、第十一開關(guān)(s11)和第十二開關(guān)(s12)由時(shí)鐘相φ1控制，第二十六開關(guān)(s26)、第二十七開關(guān)(s27)、第二十八開關(guān)(s28)和第二十九開關(guān)(s29)由時(shí)鐘相φ2控制，第十八開關(guān)(s18)和第十九開關(guān)(s19)由時(shí)鐘相φa控制，第六開關(guān)(s6)和第七開關(guān)(s7)由時(shí)鐘相φ1e控制，第三十開關(guān)(s30)和第三十一開關(guān)(s31)由時(shí)鐘相φ2e控制，第二十開關(guān)(s20)和第二十一開關(guān)(s21)由時(shí)鐘相φa1控制；其中，時(shí)鐘相φ1e的下降沿比時(shí)鐘相φ1下降沿提前，時(shí)鐘相φ2e的下降沿比時(shí)鐘相φ2下降沿提前。

有益效果：本發(fā)明設(shè)計(jì)的適用于低功耗流水線adc的三相時(shí)鐘控制的運(yùn)放共享、電容共享、比較器共享的多模塊共享型流水線級(jí)電路結(jié)構(gòu)，通過三相時(shí)鐘的引入，實(shí)現(xiàn)第一mdac(mdac1)采樣路徑和第一級(jí)間adc(sub_adc1)采樣路徑完全匹配，消除孔徑誤差，并解決運(yùn)放共享和電容共享設(shè)計(jì)中的記憶效應(yīng)問題，提高系統(tǒng)精度。同時(shí)，多模塊共享結(jié)構(gòu)的實(shí)現(xiàn)使得前兩級(jí)流水線級(jí)電路中運(yùn)算放大器個(gè)數(shù)及比較器個(gè)數(shù)均減半，降低系統(tǒng)功耗，實(shí)現(xiàn)了低功耗設(shè)計(jì)，適用于低功耗流水線adc。

附圖說明

圖1為本發(fā)明實(shí)施例的電路圖；

圖2為本發(fā)明實(shí)施例中的三相時(shí)鐘的電路圖；

圖3為時(shí)鐘相φ1為高電平時(shí)本發(fā)明實(shí)施例的工作時(shí)序圖；

圖4為時(shí)鐘相φa為高電平時(shí)本發(fā)明實(shí)施例的工作時(shí)序圖；

圖5為時(shí)鐘相φ2為高電平時(shí)本發(fā)明實(shí)施例的工作時(shí)序圖。

具體實(shí)施方式

下面結(jié)合附圖及實(shí)施例，詳細(xì)的描述本發(fā)明的技術(shù)方案。

本發(fā)明實(shí)施例公開的一種用于低功耗流水線adc的多模塊共享型流水線級(jí)電路結(jié)構(gòu)，由第一乘法數(shù)模單元(mdac1)、第一級(jí)間adc(sub_adc1)、第二乘法數(shù)模單元(mdac2)、第二級(jí)間adc(sub_adc2)組成。其中，第一乘法數(shù)模單元(mdac1)與第二乘法數(shù)模單元(mdac2)分時(shí)復(fù)用第三電容(cf1)、第四電容(cf2)和第一運(yùn)放(opa)；第一級(jí)間adc(sub_adc1)與第二級(jí)間adc(sub_adc2)分時(shí)復(fù)用第一latch(latch1)和第二latch(latch2)，通過三相時(shí)鐘的控制實(shí)現(xiàn)共享器件的分時(shí)復(fù)用。在第一時(shí)鐘相φ1為高電平時(shí)，第三電容(cf1)對(duì)參考電平vdac2進(jìn)行采樣，第四電容(cf2)作為反饋電容與第一運(yùn)放(opa)作為第二乘法數(shù)模單元(mdac2)的模塊單元，實(shí)現(xiàn)第二乘法數(shù)模單元(mdac2)的相減、取余、冗余放大的功能；在第二時(shí)鐘相φ2為高電平時(shí)，第三電容(cf1)和第四電容(cf2)作為第一乘法數(shù)模單元(mdac1)的反饋電容與第一運(yùn)放(opa)一起實(shí)現(xiàn)第一乘法數(shù)模單元(mdac1)的相減、取余、冗余放大功能，同時(shí)，第三電容(cf1)和第四電容(cf2)作為第二乘法數(shù)模單元(mdac2)的采樣電容，完成第二乘法數(shù)模單元(mdac2)的采樣操作；第一latch(latch1)和第二latch(latch2)在第一時(shí)鐘相φ1為高電平時(shí)，作為第一級(jí)間adc(sub_adc1)比較器，實(shí)現(xiàn)輸入信號(hào)與參考閾值的比較；在第二時(shí)鐘相φ2為高電平時(shí)，作為第二級(jí)間adc(sub_adc2)的比較器，實(shí)現(xiàn)輸入信號(hào)與參考閾值的比較；共享的器件在第三時(shí)鐘相的控制下進(jìn)行復(fù)位操作，以消除記憶效應(yīng)。圖1為本發(fā)明一個(gè)具體實(shí)施例的電路結(jié)構(gòu)圖，如圖1中，第一乘法數(shù)模單元(mdac1)包括第一電容(cs1)、第二電容(cs2)、第三電容(cf1)、第四電容(cf2)、第一開關(guān)(s1)、第二開關(guān)(s2)、第五開關(guān)(s5)、第十六開關(guān)(s16)、第十七開關(guān)(s17)、第二十二開關(guān)(s22)、第二十三開關(guān)(s23)、第二十四開關(guān)(s24)、第二十五開關(guān)(s25)、第一編碼電路(decoder1)，第三十二開關(guān)(s32)、第三十三開關(guān)(s33)、第一運(yùn)放(opa)。其中，第一電容(cs1)右極板與第二電容(cs2)右極板相連，且與第五開關(guān)(s5)上端及第二十五開關(guān)(s25)左端點(diǎn)相連，左極板接第一開關(guān)(s1)右端點(diǎn)及第二十四開關(guān)(s24)的右端點(diǎn)。第一開關(guān)(s1)左端點(diǎn)與輸入信號(hào)vin相連且與第二開關(guān)(s2)相連。第二十四開關(guān)(s24)左側(cè)與地電平相連。第二電容(cs2)左側(cè)與第二開關(guān)(s2)右側(cè)，第二十三開關(guān)(s23)右側(cè)相連，第二十三開關(guān)(s23)左側(cè)接vdac1。第三電容(cf1)和第四電容(cf2)左側(cè)與第十六開關(guān)(s16)上側(cè)及第二十五開關(guān)(s25)右側(cè)相連，且與第一運(yùn)放(opa)負(fù)輸入端相連。第十六開關(guān)(s16)下側(cè)與地電平相連且與第一運(yùn)放(opa)正輸入端相連。第三電容(cf1)右側(cè)與第二十二開關(guān)(s22)左側(cè)及第十五開關(guān)(s15)左側(cè)相連，第四電容(cf2)右側(cè)與第二十二開關(guān)(s22)右側(cè)及第十七開關(guān)(s17)上側(cè)及第八開關(guān)(s8)左側(cè)相連，同時(shí)與第一運(yùn)放(opa)輸出端相連。第一編碼電路(decoder1)輸出端控制第二十三開關(guān)(s23)的狀態(tài)。第一編碼電路(decoder1)工作狀態(tài)由第三十三開關(guān)(s33)、第三十二開關(guān)(s32)控制，且開關(guān)另一側(cè)分別于第一latch(latch1)、第二latch(latch2)相連。

第一級(jí)間adc(sub_adc1)包括第三開關(guān)(s3)、第四開關(guān)(s4)、第六開關(guān)(s6)、第七開關(guān)(s7)、第十八開關(guān)(s18)、第十九開關(guān)(s19)、第二十開關(guān)(s20)、第二十一開關(guān)(s21)、第二十六開關(guān)(s26)、第二十七開關(guān)(s27)、第五電容(csc11)、第六電容(csc12)，第一latch(latch1)、第二latch(latch2)。

其中，第五電容(csc11)左側(cè)與第三開關(guān)(s3)右側(cè)第十八開關(guān)(s18)上側(cè)相連，第十八開關(guān)(s18)下側(cè)接閾值電壓vth1。第三開關(guān)(s3)左側(cè)與第四開關(guān)(s4)左側(cè)相連，且接輸入信號(hào)。第五電容(csc11)的右側(cè)接第六開關(guān)(s6)的上側(cè)，且與預(yù)防大器1(pre1)輸入端相連，預(yù)防大器1(pre1)輸出端與第二十六開關(guān)(s26)左側(cè)相連，第二十六開關(guān)(s26)右側(cè)接第一latch(latch1)輸入端，第一latch(latch1)復(fù)位由第二十開關(guān)(s20)控制。

第六電容(csc12)左側(cè)與第四開關(guān)(s4)右側(cè)第十九開關(guān)(s19)上側(cè)相連，第十九開關(guān)(s19)下側(cè)接閾值電壓vth2。第六電容(csc12)的右側(cè)接第七開關(guān)(s7)的上側(cè)，且與預(yù)防大器2(pre2)輸入端相連，預(yù)防大器2(pre2)輸出端與第二十七開關(guān)(s27)左側(cè)相連，第二十七開關(guān)(s27)右側(cè)接第二latch(latch2)輸入端，第二latch(latch2)復(fù)位由第二十一開關(guān)(s21)控制。

第二乘法數(shù)模單元(mdac2)包括第三電容(cf1)、第四電容(cf2)、第八開關(guān)(s8)、第十三開關(guān)(s13)、第十四開關(guān)(s14)、第十五開關(guān)(s15)、第二十二開關(guān)(s22)、第二編碼電路(decoder2)、第一運(yùn)放(opa)。

其中，第三電容(cf1)、第四電容(cf2)、第一運(yùn)放(opa)與第一乘法數(shù)模單元(mdac1)共用，且連接方式相同。第八開關(guān)(s8)的右側(cè)接第三級(jí)輸入，第十五開關(guān)(s15)的右側(cè)接參考電平vdac2，第十五開關(guān)(s15)的控制端接第二編碼電路(decoder2)的輸出，第二編碼電路(decoder2)由第十三開關(guān)(s13)和第十四開關(guān)(s14)控制，第十三開關(guān)(s13)左側(cè)接第二latch(latch2)的輸出且與第三十二開關(guān)(s32)左側(cè)相連，第十四開關(guān)(s14)的左側(cè)與第一latch(latch1)輸出相連，且與第三十三(s33)左側(cè)相連。

第二級(jí)間adc(sub_adc2)包括第九開關(guān)(s9)、第十開關(guān)(s10)、第十一開關(guān)(s11)、第十二開關(guān)(s12)、第二十八開關(guān)(s28)、第二十九開關(guān)(s29)、第三十開關(guān)(s30)、第三十一開關(guān)(s31)、第七電容(csc21)、第八電容(csc22)、第一latch(latch1)、第二latch(latch2)。

其中，第一latch(latch1)、第二latch(latch2)與第一級(jí)間adc(sub_adc1)共用。第二十八開關(guān)(s28)右側(cè)與第二十九開關(guān)(s29)右側(cè)相連，且接第一運(yùn)放(opa)的輸出端，第二十八開關(guān)(s28)左側(cè)與第十開關(guān)(s10)上側(cè)及第七電容(csc21)右側(cè)相連，第七電容(csc21)左側(cè)與第三十開關(guān)(s30)上側(cè)及第十二開關(guān)(s12)右側(cè)相連，第十二開關(guān)(s12)左側(cè)接第一latch(latch1)的輸入端。第二十九開關(guān)(s29)左側(cè)與第九開關(guān)(s9)上側(cè)及第八電容(csc22)右側(cè)相連，第八電容(csc22)左側(cè)與第三十一開關(guān)(s31)上側(cè)及第十一開關(guān)(s11)右側(cè)相連，第十一開關(guān)(s11)左側(cè)接第二latch(latch2)的輸入端。

圖2為本發(fā)明實(shí)施例中用到的三相時(shí)鐘的電路圖，其中，φ1、φa1、φ2為三相時(shí)鐘，φa僅在φ2上升沿到來前存在高電平，目的是用于運(yùn)放、電容的復(fù)位，φa1在φ1、φ2上升沿到來前都存在高電平，目的是用于latch1、latch2的復(fù)位，φ1e的下降沿比φ1下降沿略微提前，φ2e的下降沿比φ2下降沿略微提前，目的是實(shí)現(xiàn)下級(jí)板采樣，以減小電荷注入及時(shí)鐘饋通效應(yīng)的影響。為φ1的反相時(shí)鐘相。

圖1所示電路中，開關(guān)s1～s4，s8～s14由時(shí)鐘相φ1控制，開關(guān)s5～s7，由時(shí)鐘相φ1e控制，開關(guān)s16～s19由時(shí)鐘相φa控制，s20、s21由時(shí)鐘相φa1控制，s22由時(shí)鐘相φ1的反相時(shí)鐘控制，開關(guān)s24～s29、s32、s33由時(shí)鐘相φ2控制，開關(guān)s30、s31由時(shí)鐘相φ2e控制。

上述多模塊共享型流水線級(jí)電路結(jié)構(gòu)的工作過程：

(1)在采樣相φ1時(shí)，開關(guān)s1～s15閉合，第一乘法數(shù)模單元(mdac1)的采樣電容cs1、csc2和第一級(jí)間adc(sub_adc1)的采樣電容csc11、csc11同時(shí)對(duì)輸入信號(hào)vin進(jìn)行采樣，φ1e下降沿到來時(shí)，開關(guān)s5～s7提前關(guān)斷，完成下級(jí)板采樣，可減小由開關(guān)引入的電荷注入及時(shí)鐘饋通效應(yīng)。同時(shí)，latch1、latch2與邏輯編碼電路decoder2組成第二級(jí)間adc(sub_adc2)，得到第二級(jí)流水線級(jí)的數(shù)字碼及第二乘法數(shù)模單元(mdac2)的數(shù)字控制信號(hào)，cf1與參考電平vdac2相連，cf2作為反饋電容，與運(yùn)算放大器組成第二乘法數(shù)模單元(mdac2)完成第二級(jí)流水線級(jí)冗余信號(hào)的放大。參考電平vdac2由時(shí)鐘相φ1與第二級(jí)間adc(sub_adc2)的數(shù)字輸出控制，根據(jù)本級(jí)流水線級(jí)輸入信號(hào)幅值不同，分別為-vref、vcm、vref。

(2)當(dāng)φa為高電平時(shí)，開關(guān)s16～s22閉合，第一級(jí)間adc(sub_adc1)的采樣電容csc11、csc12對(duì)比較閾值電壓vthi,(i＝1,2)進(jìn)行采樣，并經(jīng)預(yù)放大級(jí)完成對(duì)差值電壓(vin-vthi,(i＝1,2))的放大，此時(shí)，運(yùn)放和電容cf1、cf2進(jìn)行復(fù)位操作，目的是消除記憶效應(yīng)的影響，latch1、latch2在φa1時(shí)鐘相時(shí)進(jìn)行復(fù)位。

(3)當(dāng)φ2時(shí)鐘相為高時(shí)，開關(guān)s22～s33閉合，latch1、latch2與邏輯編碼電路decoder1組成第一級(jí)間adc(sub_adc1)，輸出第一級(jí)流水線級(jí)的數(shù)字碼及第一乘法數(shù)模單元(mdac1)的數(shù)字控制信號(hào)，電容cs1與共模電平相連，cs2與參考電平vdac1相連，cf1、cf2為反饋電容，與運(yùn)算放大器組成第一乘法數(shù)模單元(mdac1)完成第一級(jí)流水線級(jí)冗余信號(hào)放大，同時(shí)，cf1、cf2作為第二乘法數(shù)模單元(mdac2)的采樣電容，與第二級(jí)間adc(sub_adc2)采樣電容一起，實(shí)現(xiàn)第二級(jí)流水線級(jí)采樣操作。其中，參考電平vdac1由時(shí)鐘相φ2與sub_adc1的數(shù)字輸出控制，根據(jù)輸入信號(hào)vin幅值不同，分別為-vref、vcm、vref。

以上所述僅為本發(fā)明的較佳實(shí)施方式，本發(fā)明的保護(hù)范圍并不以上述實(shí)施方式為限，但凡本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明所揭示內(nèi)容所作的等效修飾或變化，皆應(yīng)納入權(quán)利要求書中記載的保護(hù)范圍內(nèi)。