本發(fā)明屬于電路設(shè)計(jì)領(lǐng)域，特別是涉及一種調(diào)制器結(jié)構(gòu)及模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

微流控芯片是將微通道、電極、傳感器和電路等集中在幾平方厘米芯片上，能夠完成一系列實(shí)驗(yàn)的微技術(shù)平臺(tái)。因此，與傳統(tǒng)生物化學(xué)實(shí)驗(yàn)平臺(tái)相比，微流控芯片具有體積小、使用樣品少、反應(yīng)速度快、可大量平行處理、可即用即棄的特點(diǎn)，正因?yàn)檫@些優(yōu)點(diǎn)，微流控芯片被譽(yù)為“下一代技術(shù)”。然而，微流控芯片采集的是未經(jīng)處理的模擬數(shù)據(jù)，仍然需要模數(shù)轉(zhuǎn)換器將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，再由信號(hào)處理系統(tǒng)將數(shù)據(jù)進(jìn)行處理得到所需要的實(shí)驗(yàn)結(jié)果。其中，模數(shù)轉(zhuǎn)換器的精度是決定微流控芯片實(shí)驗(yàn)系統(tǒng)所得實(shí)驗(yàn)室結(jié)果準(zhǔn)確性的關(guān)鍵所在。

目前微流控的技術(shù)主要應(yīng)用醫(yī)藥學(xué)研究領(lǐng)域，而且微流控技術(shù)在poct即及時(shí)診斷領(lǐng)域有大的發(fā)展前景，poct是一種便攜設(shè)備，對(duì)設(shè)備的功耗要求比較高。由于sigmadeltaadc(∑-δ模數(shù)轉(zhuǎn)換器)精度高，但是其功耗相比奈奎斯特adc功耗較大，而要將sigmadeltaadc應(yīng)用于微流控技術(shù)，就要求sigmadeltaadc不僅能夠?qū)崿F(xiàn)高精度轉(zhuǎn)換，還要盡可能降低功耗。

關(guān)于高精度，sigmadeltaadc有三種方式：1、提升過采樣率；2、采用多位量化器；3、提高調(diào)制器的階數(shù)。由于微流控芯片輸出信號(hào)在2khz以下時(shí)，可以得到較高的過采樣率，這是應(yīng)用于微流控芯片的sigmadeltaadc的設(shè)計(jì)的特點(diǎn)，故通過第一種方式來提高精度的效果并不明顯。而采用第二種方式來提高精度時(shí)，由于多位量化器需要比較器的數(shù)量較多，面積和功耗都會(huì)比較大，且多位比較器存在的非線性問題，需要額外的動(dòng)態(tài)元素匹配電路來進(jìn)行調(diào)節(jié)，實(shí)現(xiàn)復(fù)雜。故現(xiàn)有技術(shù)人員一般采用第三種方式來提高sigmadeltaadc的精度。

目前提高調(diào)制器階數(shù)的方式主要是通過將多個(gè)積分器直接級(jí)聯(lián)，具體電路如圖1所示，圖1為一四階調(diào)制器，由一個(gè)兩相非交疊時(shí)鐘p1和p2控制，其中，p1d為時(shí)鐘p1的延時(shí)時(shí)鐘信號(hào)，p2d為時(shí)鐘p2的延時(shí)時(shí)鐘信號(hào)?？梢?，采用該種方式提高調(diào)制器階數(shù)時(shí)，存在的缺點(diǎn)是電路功耗及面積大。

鑒于此，有必要設(shè)計(jì)一種新的調(diào)制器結(jié)構(gòu)及模數(shù)轉(zhuǎn)換器用以解決上述技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種調(diào)制器結(jié)構(gòu)及模數(shù)轉(zhuǎn)換器，用于解決現(xiàn)有模數(shù)轉(zhuǎn)換器通過提高調(diào)制器階數(shù)提高精度時(shí)存在芯片功耗大、面積大的問題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種調(diào)制器結(jié)構(gòu)，所述調(diào)制器結(jié)構(gòu)包括：

前階積分器，與輸入信號(hào)vin連接，用于對(duì)所述輸入信號(hào)vin進(jìn)行采樣，形成前階采樣信號(hào)，并在反饋信號(hào)的控制下，對(duì)所述前階采樣信號(hào)進(jìn)行積分，輸出前階積分信號(hào)；

共用積分器，包括n階積分電路，其第一階積分電路與所述前階積分器連接，用于對(duì)所述前階積分信號(hào)進(jìn)行采樣，形成共用第一階采樣信號(hào)，及對(duì)所述共用第一階采樣信號(hào)進(jìn)行積分，形成共用第一階積分信號(hào)并輸出，其后(n-1)階積分電路均與所述第一階積分電路連接，用于依次對(duì)前一階積分電路輸出的積分信號(hào)進(jìn)行采樣，及對(duì)該采樣信號(hào)進(jìn)行積分，輸出每一階積分電路產(chǎn)生的積分信號(hào)，其中，n為大于等于2的整數(shù)；

求和電路，分別與所述輸入信號(hào)vin、前階積分器及共用積分器連接，用于對(duì)所述輸入信號(hào)vin、前階積分信號(hào)、及共用積分器輸出的前(n-1)階積分信號(hào)進(jìn)行鎖存，并在共用積分器輸出第n階積分信號(hào)時(shí)，對(duì)所述輸入信號(hào)vin、前階積分信號(hào)及共用積分器輸出的每一階積分信號(hào)進(jìn)行求和，輸出一求和信號(hào)；

量化電路，分別與所述前階積分器及求和電路連接，用于對(duì)所述求和信號(hào)進(jìn)行量化處理，輸出一量化信號(hào)，并將所述量化信號(hào)作為反饋信號(hào)輸入到所述前階積分器。

優(yōu)選地，所述前階積分器包括：

前階第一支路，與正輸入信號(hào)vin⁺連接，用于對(duì)所述正輸入信號(hào)vin⁺進(jìn)行采樣，形成前階第一采樣信號(hào)，并在反饋信號(hào)的控制下，對(duì)所述前階第一采樣信號(hào)進(jìn)行積分，輸出前階第一積分信號(hào)；

前階第二支路，與負(fù)輸入信號(hào)vin^-連接，用于對(duì)所述負(fù)輸入信號(hào)vin^-進(jìn)行采樣，形成前階第二采樣信號(hào)，并在反饋信號(hào)的控制下，對(duì)所述前階第二采樣信號(hào)進(jìn)行積分，輸出前階第二積分信號(hào)。

優(yōu)選地，所述前階第一支路和前階第二支路的電路結(jié)構(gòu)相同，均包括前階采樣電路及與所述前階采樣電路連接的前階積分電路；其中，

前階第一支路的前階采樣電路與正輸入信號(hào)vin⁺連接，用于對(duì)所述正輸入信號(hào)vin⁺進(jìn)行采樣，形成前階第一采樣信號(hào)；前階第二支路的前階采樣電路與負(fù)輸入信號(hào)vin^-連接，用于對(duì)所述負(fù)輸入信號(hào)vin^-進(jìn)行采樣，形成前階第二采樣信號(hào)；及

前階第一支路的前階積分電路與前階第一支路的前階采樣電路連接，用于對(duì)所述前階第一采樣信號(hào)進(jìn)行積分，形成前階第一積分信號(hào)；前階第二支路的前階積分電路與前階第二支路的前階采樣電路連接，用于對(duì)所述前階第二采樣信號(hào)進(jìn)行積分，形成前階第二積分信號(hào)。

優(yōu)選地，所述前階采樣電路包括第一開關(guān)、第二開關(guān)及第一電容，所述第一開關(guān)的第二連接端與第一電容的第一連接端連接，所述第一電容的第二連接端與第二開關(guān)的第一連接端連接，所述第二開關(guān)的第二連接端接地，所述前階第一支路中前階采樣電路的第一開關(guān)的第一連接端與正輸入信號(hào)vin⁺連接，所述前階第二支路中前階采樣電路的第一開關(guān)的第一連接端與負(fù)輸入信號(hào)vin^-連接；其中，所述第一開關(guān)和第二開關(guān)由時(shí)鐘信號(hào)控制其斷開或閉合。

優(yōu)選地，所述前階積分電路包括第三開關(guān)、第四開關(guān)、第五開關(guān)、第六開關(guān)、第一電容，第一反饋電容及第一運(yùn)放電路，所述第三開關(guān)的第一連接端分別與第四開關(guān)的第一連接端和第五開關(guān)的第一連接端連接，所述第四開關(guān)的第二連接端與電源電壓vdd連接，所述第五開關(guān)的第二連接端與電源負(fù)極vss連接，所述第三開關(guān)的第二連接端與第一電容的第一連接端連接，所述第一電容的第二連接端與第六開關(guān)的第一連接端連接，所述第六開關(guān)的第二連接端與第一反饋電容的第一連接端連接，所述前階第一支路中前階積分電路的第一反饋電容的第一連接端與第一運(yùn)放電路的第一輸入端連接，所述前階第一支路中前階積分電路的第一反饋電容的第二連接端與第一運(yùn)放電路的第一輸出端連接，所述前階第二支路中前階積分電路的第一反饋電容的第一連接端與第一運(yùn)放電路的第二輸入端連接，所述前階第二支路中前階積分電路的第一反饋電容的第二連接端與第一運(yùn)放電路的第二輸出端連接；其中，所述第三開關(guān)和第六開關(guān)由時(shí)鐘信號(hào)控制其斷開或閉合，所述第四開關(guān)和第五開關(guān)由反饋信號(hào)控制其斷開或閉合。

優(yōu)選地，所述共用積分器包括共用第一支路和共用第二支路，其中，

所述共用第一支路包括：

共用一支路第一階積分電路，與所述前階第一支路連接，用于對(duì)所述前階第一積分信號(hào)進(jìn)行采樣，形成共用一支路第一階采樣信號(hào)，并對(duì)所述共用一支路第一階采樣信號(hào)進(jìn)行積分，形成共用一支路第一階積分信號(hào)；

共用一支路后(n-1)階積分電路，所述共用一支路后(n-1)階積分電路中各階積分電路的電路結(jié)構(gòu)相同，且均與所述共用一支路第一階積分電路連接，用于依次對(duì)前一階積分電路輸出的積分信號(hào)進(jìn)行采樣，并對(duì)該采樣信號(hào)進(jìn)行積分，輸出每一階積分電路產(chǎn)生的積分信號(hào)；

所述共用第二支路包括：

共用二支路第一階積分電路，與所述前階第二支路連接，用于對(duì)所述前階第二積分信號(hào)進(jìn)行采樣，形成共用二支路第一階采樣信號(hào)，并對(duì)所述共用二支路第一階采樣信號(hào)進(jìn)行積分，形成共用二支路第一階積分信號(hào)；

共用二支路后(n-1)階積分電路，所述共用二支路后(n-1)階積分電路中各階積分電路的電路結(jié)構(gòu)相同，且均與所述共用二支路第一階積分電路連接，用于依次對(duì)前一階積分電路輸出的積分信號(hào)進(jìn)行采樣，并對(duì)該采樣信號(hào)進(jìn)行積分，輸出每一階積分電路產(chǎn)生的積分信號(hào)。

優(yōu)選地，所述共用一支路第一階積分電路與所述共用二支路第一階積分電路的電路結(jié)構(gòu)相同，均包括共用第一階采樣電路，及與所述共用第一階采樣電路連接的共用第一階積分電路；其中，

共用一支路第一階積分電路的共用第一階采樣電路與所述前階第一支路連接，用于對(duì)所述前階第一積分信號(hào)進(jìn)行采樣，形成共用一支路第一階采樣信號(hào)；共用二支路第一階積分電路的共用第一階采樣電路與所述前階第二支路連接，用于對(duì)所述前階第二積分信號(hào)進(jìn)行采用，形成共用二支路第一階采樣信號(hào)；及

共用一支路第一階積分電路的共用第一階積分電路與所述共用一支路第一階積分電路的共用第一階采樣電路連接，用于對(duì)所述共用一支路第一階采樣信號(hào)進(jìn)行積分，形成共用一支路第一階積分信號(hào)；共用二支路第一階積分電路的共用第一階積分電路與所述共用二支路第一階積分電路的共用第一階采樣電路連接，用于對(duì)所述共用二支路第一階采樣信號(hào)進(jìn)行積分，形成共用二支路第一階積分信號(hào)。

優(yōu)選地，所述共用第一階采樣電路包括第七開關(guān)、第八開關(guān)及第二電容，所述第七開關(guān)的第二連接端與所述第二電容的第一連接端連接，所述第二電容的第二連接端與所述第八開關(guān)的第一連接端連接，所述第八開關(guān)的第二連接端接地，所述共用一支路第一階積分電路中共用第一階采樣電路的第七開關(guān)的第一連接端與所述前階第一支路連接，所述共用二支路第一階積分電路中共用第一階采樣電路的第七開關(guān)的第一連接端與所述前階第二支路連接；其中，所述第七開關(guān)和第八開關(guān)由時(shí)鐘信號(hào)控制其斷開或閉合。

優(yōu)選地，所述共用第一階積分電路包括第九開關(guān)、第十開關(guān)、第十一開關(guān)、第十二開關(guān)、第二電容、第二反饋電容及共用運(yùn)放電路，所述第九開關(guān)的第一連接端接地，所述第九開關(guān)的第二連接端與第二電容的第一連接端連接，所述第二電容的第二連接端與第十開關(guān)的第一連接端連接，所述第十開關(guān)的第二連接端與第十一開關(guān)的第一連接端連接，所述第十一開關(guān)的第二連接端與第二反饋電容的第一連接端連接，所述第二反饋電容的第二連接端與第十二開關(guān)的第一連接端連接，所述共用一支路第一階積分電路中共用第一階積分電路的第十一開關(guān)的第一連接端與共用運(yùn)放電路的第一輸入端連接，所述共用一支路第一階積分電路中共用第一階積分電路的第十二開關(guān)的第二連接端與共用運(yùn)放電路的第一輸出端連接，所述共用二支路第一階積分電路中共用第一階積分電路的第十一開關(guān)的第一連接端與共用運(yùn)放電路的第二輸入端連接，所述共用二支路第一階積分電路中共用第一階積分電路的第十二開關(guān)的第二連接端與共用運(yùn)放電路的第二輸出端連接；其中，所述第九開關(guān)、第十開關(guān)、第十一開關(guān)及第十二開關(guān)由時(shí)鐘信號(hào)控制其斷開或閉合。

優(yōu)選地，所述共用一支路后(n-1)階積分電路中各階積分電路與所述共用二支路后(n-1)階積分電路中各階積分電路的電路結(jié)構(gòu)相同，均包括共用第m階采樣電路，及與所述共用第m階采樣電路連接的共用第m階積分電路；其中，

共用一支路后(n-1)階積分電路的共用第m階采樣電路與所述共用一支路第一階積分電路連接，用于對(duì)其前一階積分電路輸出的積分信號(hào)進(jìn)行采樣，形成共用一支路第m階采樣信號(hào)；共用二支路后(n-1)階積分電路的共用第m階采樣電路與所述共用二支路第一階積分電路連接，用于對(duì)其前一階積分電路輸出的積分信號(hào)進(jìn)行采樣，形成共用二支路第m階采樣信號(hào)；

共用一支路后(n-1)階積分電路的共用第m階積分電路與所述共用一支路后(n-1)階積分電路的共用第m階采樣電路連接，用于對(duì)所述共用一支路第m階采樣信號(hào)進(jìn)行積分，形成共用一支路第m階積分信號(hào)；共用二支路后(n-1)階積分電路的共用第m階積分電路與所述共用二支路后(n-1)階積分電路的共用第m階采樣電路連接，用于對(duì)所述共用二支路第m階采樣信號(hào)進(jìn)行積分，形成共用二支路第m階積分信號(hào)；

其中，所述共用第m階積分電路與所述共用第一階積分電路共用一個(gè)運(yùn)放電路，且m大于等于2，小于等于n。

優(yōu)選地，所述共用第m階采樣電路包括第十三開關(guān)、第十四開關(guān)及第三電容，所述第十三開關(guān)的第二連接端與第三電容的第一連接端連接，所述第三電容的第二連接端與第十四開關(guān)的第一連接端連接，所述第十四開關(guān)的第二連接端接地，所述共用一支路后(n-1)階積分電路中共用第m階采樣電路的第十三開關(guān)的第一連接端與共用運(yùn)放電路的第一輸出端連接，所述共用二支路后(n-1)階積分電路中共用第m階采樣電路的第十三開關(guān)的第一連接端與共用運(yùn)放電路的第二輸出端連接；其中，所述第十三開關(guān)及第十四開關(guān)由時(shí)鐘信號(hào)控制其斷開或閉合。

優(yōu)選地，所述共用第m階積分電路包括第十五開關(guān)、第十六開關(guān)、第十七開關(guān)、第十八開關(guān)、第三電容、第三反饋電容及共用運(yùn)放電路，所述第十五開關(guān)的第一連接端接地，所述第十五開關(guān)的第二連接端與第三電容的第一連接端連接，所述第三電容的第二連接端與第十六開關(guān)的第一連接端連接，所述第十六開關(guān)的第二連接端與第十七開關(guān)的第一連接端連接，所述第十七開關(guān)的第二連接端與第三反饋電容的第一連接端連接，所述第三反饋電容的第二連接端與第十八開關(guān)的第一連接端連接，所述共用一支路后(n-1)階積分電路中共用第m階積分電路的第十七開關(guān)的第一連接端與共用運(yùn)放電路的第一輸入端連接，所述共用一支路后(n-1)階積分電路中共用第m階積分電路的第十八開關(guān)的第二連接端與共用運(yùn)放電路的第一輸出端連接，所述共用二支路后(n-1)階積分電路中共用第m階積分電路的第十七開關(guān)的第一連接端與共用運(yùn)放電路的第二輸入端連接，所述共用二支路(n-1)階積分電路中共用第m階積分電路的第十八開關(guān)的第二連接端與共用運(yùn)放電路的第二輸出端連接；其中，所述第十五開關(guān)、第十六開關(guān)、第十七開關(guān)及第十八開關(guān)由時(shí)鐘信號(hào)控制其斷開或閉合。

優(yōu)選地，所述求和電路包括：

第一求和支路，分別與所述正輸入信號(hào)vin⁺、前階第一支路及共用第一支路連接，用于對(duì)所述正輸入信號(hào)vin⁺、前階第一積分信號(hào)及共用第一支路輸出的前(n-1)個(gè)積分信號(hào)進(jìn)行鎖存，并在所述共用第一支路輸出第n階積分信號(hào)時(shí)，對(duì)所述正輸入信號(hào)vin⁺、前階第一積分信號(hào)及共用第一支路輸出的n個(gè)積分信號(hào)進(jìn)行求和，輸出第一求和信號(hào)；

第二求和支路，分別與所述負(fù)輸入信號(hào)vin^-、前階第二支路及共用第二支路連接，用于對(duì)所述負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)及共用第二支路輸出的前(n-1)個(gè)積分信號(hào)進(jìn)行鎖存，并在所述共用第二支路輸出第n階積分信號(hào)時(shí)，對(duì)所述負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)及共用第二支路輸出的n個(gè)積分信號(hào)進(jìn)行求和，輸出第二求和信號(hào)。

優(yōu)選地，所述第一求和支路和所述第二求和支路的電路結(jié)構(gòu)相同，均包括(n+1)個(gè)鎖存求和電路及一個(gè)支路第一求和電路；其中，

所述第一求和支路的(n+1)個(gè)鎖存求和電路分別與正輸入信號(hào)vin⁺、前階第一支路及共用第一支路連接，用于分別對(duì)正輸入信號(hào)vin⁺、前階第一積分信號(hào)、及共用第一支路輸出的前(n-1)階積分信號(hào)進(jìn)行鎖存，并在共用第一支路輸出第n階積分信號(hào)時(shí)，與所述第一求和支路的支路第一求和電路共同對(duì)所述正輸入信號(hào)vin⁺、前階第一積分信號(hào)、及共用第一支路輸出的n階積分信號(hào)進(jìn)行求和；所述第二求和支路的(n+1)個(gè)鎖存求和電路分別與負(fù)輸入信號(hào)vin^-、前階第二支路及共用第二支路連接，用于分別對(duì)負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)、及共用第二支路輸出的前(n-1)階積分信號(hào)進(jìn)行鎖存，并在共用第二支路輸出第n階積分信號(hào)時(shí)，與所述第二求和支路的支路第一求和電路共同對(duì)所述負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)、及共用第二支路輸出的n階積分信號(hào)進(jìn)行求和；

所述第一求和支路的支路第一求和電路一端與所述共用第一支路連接，其另一端分別與所述第一求和支路的(n+1)個(gè)鎖存求和電路連接，用于在共用第一支路輸出第n階積分信號(hào)時(shí)，與所述第一求和支路的(n+1)個(gè)鎖存求和電路共同對(duì)所述正輸入信號(hào)vin+、前階第一積分信號(hào)、及共用第一支路輸出的n階積分信號(hào)進(jìn)行求和，并輸出第一求和信號(hào)；所述第二求和支路的支路第一求和電路一端與所述共用第二支路連接，其另一端分別與所述第二求和支路的(n+1)個(gè)鎖存求和電路連接，用于在共用第二支路輸出第n階積分信號(hào)時(shí)，與所述第二求和支路的(n+1)個(gè)鎖存求和電路共同對(duì)所述負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)、及共用第二支路輸出的n階積分信號(hào)進(jìn)行求和，并輸出第二求和信號(hào)。

優(yōu)選地，所述鎖存求和電路包括鎖存電路，及與所述鎖存電路連接的支路第二求和電路；其中，

所述第一求和支路中鎖存求和電路的鎖存電路與正輸入信號(hào)vin⁺、前階第一支路或共用第一支路連接，用于對(duì)正輸入信號(hào)vin⁺、前階第一積分信號(hào)、或共用第一支路輸出的前(n-1)階積分信號(hào)中的任一個(gè)進(jìn)行鎖存；所述第二求和支路中鎖存求和電路的鎖存電路與負(fù)輸入信號(hào)vin^-、前階第二支路或共用第二支路連接，用于對(duì)負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)、或共用第二支路輸出的前(n-1)階積分信號(hào)中的任一個(gè)進(jìn)行鎖存；

所述第一求和支路中鎖存求和電路的支路第二求和電路與所述第一求和支路中鎖存求和電路的鎖存電路連接，用于在共用第一支路輸出第n階積分信號(hào)時(shí)，讀取所述第一求和電路中鎖存求和電路的鎖存電路存儲(chǔ)的數(shù)據(jù)，并與所述第一求和支路的支路第一求和電路共同對(duì)所述正輸入信號(hào)vin⁺、前階第一積分信號(hào)、及共用第一支路輸出的n階積分信號(hào)進(jìn)行求和；所述第二求和支路中鎖存求和電路的支路第二求和電路與所述第二求和支路中鎖存求和電路的鎖存電路連接，用于在共用第二支路輸出第n階積分信號(hào)時(shí)，讀取所述第二求和電路中鎖存求和電路的鎖存電路存儲(chǔ)的數(shù)據(jù)，并與所述第二求和支路的支路第一求和電路共同對(duì)所述負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)、及共用第二支路輸出的n階積分信號(hào)進(jìn)行求和。

優(yōu)選地，所述鎖存電路包括第十九開關(guān)、第二十開關(guān)及第四電容，第十九開關(guān)的第二連接端與所述第四電容的第一連接端連接，所述第四電容的第二連接端與所述第二十開關(guān)的第一連接端連接，所述第二十開關(guān)的第二連接端接地，所述第一求和支路中鎖存求和電路中鎖存電路的第十九開關(guān)的第一連接端與正輸入信號(hào)vin⁺、前階第一支路或共用第一支路連接，所述第二求和支路中鎖存求和電路中鎖存電路的第十九開關(guān)的第一連接端與負(fù)輸入信號(hào)vin^-、前階第二支路或共用第二支路連接；其中，所述第十九開關(guān)和第二十開關(guān)由時(shí)鐘信號(hào)控制其斷開或閉合。

優(yōu)選地，所述支路第二求和電路包括第二十一開關(guān)、第二十二開關(guān)及第四電容，所述第二十一開關(guān)的第一連接端接地，所述第二十一開關(guān)的第二連接端與第四電容的第一連接端連接，所述第四電容的第二連接端與所述第二十二開關(guān)的第一連接端連接，所述第一求和支路中鎖存求和電路中支路第二求和電路的第二十二開關(guān)的第二連接端與第一求和支路的支路第一求和電路連接，所述第二求和支路中鎖存求和電路中支路第二求和電路的第二十二開關(guān)的第二連接端與第二求和電路的支路第一求和電路連接；其中，所述第二十一開關(guān)和第二十二開關(guān)由時(shí)鐘信號(hào)控制其斷開或閉合。

優(yōu)選地，所述支路第一求和電路包括第二十三開關(guān)、第二十四開關(guān)、第二十五開關(guān)、第二十六開關(guān)及第五電容，所述第二十三開關(guān)的第二連接端與第五電容的第一連接端連接，所述第五電容的第二連接端與第二十四開關(guān)的第一連接端連接，所述第五電容的第一連接端還與第二十五開關(guān)的第一連接端連接，所述第二十五開關(guān)的第二連接端接地，所述第五電容的第二連接端還與第二十六開關(guān)的第一連接端連接，所述第二十六開關(guān)的第二連接端接地，所述第一求和支路中支路第一求和電路的第二十三開關(guān)的第一連接端與共用第一支路連接，所述第二求和支路中支路第一求和電路的第二十三開關(guān)的第一連接端與共用第二支路連接，所述第一求和支路中支路第一求和電路的第二十四開關(guān)的第二連接端分別與第一求和支路的(n+1)個(gè)鎖存求和電路及量化電路連接，所述第二求和支路中支路第一求和電路的第二十四開關(guān)的第二連接端分別與第二求和支路的(n+1)個(gè)鎖存求和電路及量化電路連接；其中，所述第二十三開關(guān)、第二十四開關(guān)、第二十五開關(guān)及第二十六開關(guān)由時(shí)鐘信號(hào)控制其斷開或閉合。

優(yōu)選地，所述量化電路包括第二十七開關(guān)、第二十八開關(guān)及第一比較電路，所述第二十七開關(guān)的第一連接端與第一求和支路連接，所述第二十七開關(guān)的第二連接端與第一比較電路的第一輸入端連接，所述第二十八開關(guān)的第一連接端與第二求和支路連接，所述第二十八開關(guān)的第二連接端與第一比較電路的第二輸入端連接，所述第一比較電路的第一輸出端和第二輸出端作為反饋信號(hào)，均與前階第一支路和前階第二支路連接；其中，第二十七開關(guān)和第二十八開關(guān)由時(shí)鐘信號(hào)控制其斷開或閉合。

優(yōu)選地，所述n大于等于2，小于等于4。

本發(fā)明還提供一種模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器包括上述任一項(xiàng)所述的調(diào)制器結(jié)構(gòu)。

如上所述，本發(fā)明的調(diào)制器結(jié)構(gòu)及模數(shù)轉(zhuǎn)換器，具有以下有益效果：

1.本發(fā)明所述調(diào)制器結(jié)構(gòu)通過增加調(diào)制器的階數(shù)，實(shí)現(xiàn)高精度a/d轉(zhuǎn)換；并通過共用積分器，減少了運(yùn)放電路的數(shù)量，這不僅實(shí)現(xiàn)了電路面積的大幅度減小，而且降低了電路的功耗。

2.本發(fā)明所述調(diào)制器結(jié)構(gòu)通過將后(n-1)階積分器進(jìn)行共用，在沒有給第一階積分器引入額外電路的情況下，降低了第一階積分器中未經(jīng)調(diào)制噪聲的引入。

3.本發(fā)明所述調(diào)制器結(jié)構(gòu)的共用積分器通過將每階積分電路輸入輸出動(dòng)態(tài)范圍進(jìn)行合理共用，降低功耗的同時(shí)，保證了時(shí)鐘復(fù)雜度。

附圖說明

圖1顯示為現(xiàn)有調(diào)制器的電路圖。

圖2顯示為本發(fā)明所述調(diào)制器結(jié)構(gòu)的結(jié)構(gòu)示意圖。

圖3顯示為本發(fā)明所述調(diào)制器結(jié)構(gòu)的電路結(jié)構(gòu)示意圖。

圖4顯示為本發(fā)明所述4階調(diào)制器結(jié)構(gòu)的電路圖。

圖5顯示為本發(fā)明所述4階調(diào)制器結(jié)構(gòu)的時(shí)序圖。

元件標(biāo)號(hào)說明

1前階積分器

11前階第一支路

111前階采樣電路

112前階積分電路

12前階第二支路

2共用積分器

21共用第一支路

211共用一支路第一階積分電路

2111共用第一階采樣電路

2112共用第一階積分電路

212共用一支路后(n-1)階積分電路

2121共用第m階采樣電路

2122共用第m階積分電路

22共用第二支路

221共用二支路第一階積分電路

222共用二支路后(n-1)階積分電路

3求和電路

31第一求和支路

311鎖存求和電路

3111鎖存電路

3112支路第二求和電路

312支路第一求和電路

32第二求和支路

4量化電路

具體實(shí)施方式

以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。

請(qǐng)參閱圖2至圖5。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。

實(shí)施例一

如圖2所示，本實(shí)施例提供一種調(diào)制器結(jié)構(gòu)，所述調(diào)制器結(jié)構(gòu)包括：

前階積分器1，與輸入信號(hào)vin連接，用于對(duì)所述輸入信號(hào)vin進(jìn)行采樣，形成前階采樣信號(hào)，并在反饋信號(hào)的控制下，對(duì)所述前階采樣信號(hào)進(jìn)行積分，輸出前階積分信號(hào)；

共用積分器2，包括n階積分電路，其第一階積分電路與所述前階積分器1連接，用于對(duì)所述前階積分信號(hào)進(jìn)行采樣，形成共用第一階采樣信號(hào)，及對(duì)所述共用第一階采樣信號(hào)進(jìn)行積分，形成共用第一階積分信號(hào)并輸出，其后(n-1)階積分電路均與所述第一階積分電路連接，用于依次對(duì)前一階積分電路輸出的積分信號(hào)進(jìn)行采樣，及對(duì)該采樣信號(hào)進(jìn)行積分，輸出每一階積分電路產(chǎn)生的積分信號(hào)，其中，n為大于等于2的整數(shù)；

求和電路3，分別與所述輸入信號(hào)vin、前階積分器1及共用積分器2連接，用于對(duì)所述輸入信號(hào)vin、前階積分信號(hào)、及共用積分器輸出的前(n-1)階積分信號(hào)進(jìn)行鎖存，并在共用積分器輸出第n階積分信號(hào)時(shí)，對(duì)所述輸入信號(hào)vin、前階積分信號(hào)及共用積分器輸出的每一階積分信號(hào)進(jìn)行求和，輸出一求和信號(hào)；

量化電路4，分別與所述前階積分器1及求和電路3連接，用于對(duì)所述求和信號(hào)進(jìn)行量化處理，輸出一量化信號(hào)，并將所述量化信號(hào)作為反饋信號(hào)輸入到所述前階積分器。

作為示例，如圖3所示，所述前階積分器1包括：

前階第一支路11，與正輸入信號(hào)vin⁺連接，用于對(duì)所述正輸入信號(hào)vin⁺進(jìn)行采樣，形成前階第一采樣信號(hào)，并在反饋信號(hào)的控制下，對(duì)所述前階第一采樣信號(hào)進(jìn)行積分，輸出前階第一積分信號(hào)；

前階第二支路12，與負(fù)輸入信號(hào)vin^-連接，用于對(duì)所述負(fù)輸入信號(hào)vin^-進(jìn)行采樣，形成前階第二采樣信號(hào)，并在反饋信號(hào)的控制下，對(duì)所述前階第二采樣信號(hào)進(jìn)行積分，輸出前階第二積分信號(hào)。

具體的，如圖3所示，所述前階第一支路11和前階第二支路12的電路結(jié)構(gòu)相同，均包括前階采樣電路111及與所述前階采樣電路111連接的前階積分電路112；其中，

前階第一支路11的前階采樣電路111與正輸入信號(hào)vin⁺連接，用于對(duì)所述正輸入信號(hào)vin⁺進(jìn)行采樣，形成前階第一采樣信號(hào)；前階第二支路12的前階采樣電路111與負(fù)輸入信號(hào)vin^-連接，用于對(duì)所述負(fù)輸入信號(hào)vin^-進(jìn)行采樣，形成前階第二采樣信號(hào)；及

前階第一支路11的前階積分電路112與前階第一支路11的前階采樣電路111連接，用于對(duì)所述前階第一采樣信號(hào)進(jìn)行積分，形成前階第一積分信號(hào)；前階第二支路12的前階積分電路112與前階第二支路12的前階采樣電路111連接，用于對(duì)所述前階第二采樣信號(hào)進(jìn)行積分，形成前階第二積分信號(hào)。

優(yōu)選地，如圖3所示，所述前階采樣電路111包括第一開關(guān)k1、第二開關(guān)k1及第一電容c1，所述第一開關(guān)k1的第二連接端與第一電容c1的第一連接端連接，所述第一電容c1的第二連接端與第二開關(guān)k2的第一連接端連接，所述第二開關(guān)k2的第二連接端接地，所述前階第一支路11中前階采樣電路111的第一開關(guān)k1的第一連接端與正輸入信號(hào)vin⁺連接，所述前階第二支路12中前階采樣電路111的第一開關(guān)k1的第一連接端與負(fù)輸入信號(hào)vin^-連接；其中，所述第一開關(guān)k1和第二開關(guān)k2由時(shí)鐘信號(hào)控制其斷開或閉合。

需要說明的是，第一開關(guān)k1和第二開關(guān)k2分別由第一時(shí)鐘信號(hào)及其延時(shí)信號(hào)控制其斷開或閉合，其中，第二開關(guān)k2由第一時(shí)鐘信號(hào)p1控制其斷開或閉合，第一開關(guān)k1由第一時(shí)鐘信號(hào)的延時(shí)信號(hào)p1d控制其斷開或閉合。

優(yōu)選地，如圖3所示，所述前階積分電路包括第三開關(guān)k3、第四開關(guān)k4、第五開關(guān)k5、第六開關(guān)k6、第一電容c1，第一反饋電容cf1及第一運(yùn)放電路，所述第三開關(guān)k3的第一連接端分別與第四開關(guān)k4的第一連接端和第五開關(guān)k5的第一連接端連接，所述第四開關(guān)k4的第二連接端與電源電壓vdd連接，所述第五開關(guān)k5的第二連接端與電源負(fù)極vss連接，所述第三開關(guān)k3的第二連接端與第一電容c1的第一連接端連接，所述第一電容c1的第二連接端與第六開關(guān)k6的第一連接端連接，所述第六開關(guān)k6的第二連接端與第一反饋電容cf1的第一連接端連接，所述前階第一支路11中前階積分電路112的第一反饋電容cf1的第一連接端與第一運(yùn)放電路的第一輸入端連接，所述前階第一支路11中前階積分電路112的第一反饋電容cf1的第二連接端與第一運(yùn)放電路的第一輸出端連接，所述前階第二支路12中前階積分電路112的第一反饋電容cf1的第一連接端與第一運(yùn)放電路的第二輸入端連接，所述前階第二支路12中前階積分電路112的第一反饋電容cf1的第二連接端與第一運(yùn)放電路的第二輸出端連接；其中，所述第三開關(guān)k3和第六開關(guān)k6由時(shí)鐘信號(hào)控制其斷開或閉合，所述第四開關(guān)k4和第五開關(guān)k5由反饋信號(hào)控制其斷開或閉合。

需要說明的是，第三開關(guān)k3和第六開關(guān)k6分別由第二時(shí)鐘信號(hào)及其延時(shí)信號(hào)控制其斷開或閉合，其中，第三開關(guān)k3由第二時(shí)鐘信號(hào)p2控制其斷開或閉合，第六開關(guān)k6由第二時(shí)鐘信號(hào)的延時(shí)信號(hào)p2d控制其斷開或閉合。

作為示例，如圖3所示，所述共用積分器包括共用第一支路21和共用第二支路22，其中，

所述共用第一支路21包括：

共用一支路第一階積分電路211，與所述前階第一支路11連接，用于對(duì)所述前階第一積分信號(hào)進(jìn)行采樣，形成共用一支路第一階采樣信號(hào)，并對(duì)所述共用一支路第一階采樣信號(hào)進(jìn)行積分，形成共用一支路第一階積分信號(hào)；

共用一支路后(n-1)階積分電路212，所述共用一支路后(n-1)階積分電路中各階積分電路的電路結(jié)構(gòu)相同，且均與所述共用一支路第一階積分電路211連接，用于依次對(duì)前一階積分電路輸出的積分信號(hào)進(jìn)行采樣，并對(duì)該采樣信號(hào)進(jìn)行積分，輸出每一階積分電路產(chǎn)生的積分信號(hào)；

所述共用第二支路22包括：

共用二支路第一階積分電路221，與所述前階第二支路12連接，用于對(duì)所述前階第二積分信號(hào)進(jìn)行采樣，形成共用二支路第一階采樣信號(hào)，并對(duì)所述共用二支路第一階采樣信號(hào)進(jìn)行積分，形成共用二支路第一階積分信號(hào)；

共用二支路后(n-1)階積分電路222，所述共用二支路后(n-1)階積分電路中各階積分電路的電路結(jié)構(gòu)相同，且均與所述共用二支路第一階積分電路221連接，用于依次對(duì)前一階積分電路輸出的積分信號(hào)進(jìn)行采樣，并對(duì)該采樣信號(hào)進(jìn)行積分，輸出每一階積分電路產(chǎn)生的積分信號(hào)。

具體的，如圖3所示，所述共用一支路第一階積分電路211與所述共用二支路第一階積分電路221的電路結(jié)構(gòu)相同，均包括共用第一階采樣電路2111，及與所述共用第一階采樣電路2111連接的共用第一階積分電路2112；其中，

共用一支路第一階積分電路211的共用第一階采樣電路2111與所述前階第一支路11連接，用于對(duì)所述前階第一積分信號(hào)進(jìn)行采樣，形成共用一支路第一階采樣信號(hào)；共用二支路第一階積分電路221的共用第一階采樣電路2111與所述前階第二支路12連接，用于對(duì)所述前階第二積分信號(hào)進(jìn)行采用，形成共用二支路第一階采樣信號(hào)；及

共用一支路第一階積分電路211的共用第一階積分電路2112與所述共用一支路第一階積分電路211的共用第一階采樣電路2111連接，用于對(duì)所述共用一支路第一階采樣信號(hào)進(jìn)行積分，形成共用一支路第一階積分信號(hào)；共用二支路第一階積分電路221的共用第一階積分電路2112與所述共用二支路第一階積分電路221的共用第一階采樣電路2111連接，用于對(duì)所述共用二支路第一階采樣信號(hào)進(jìn)行積分，形成共用二支路第一階積分信號(hào)。

優(yōu)選地，如圖3所示，所述共用第一階采樣電路2111包括第七開關(guān)k7、第八開關(guān)k8及第二電容c2，所述第七開關(guān)k7的第二連接端與所述第二電容c2的第一連接端連接，所述第二電容c2的第二連接端與所述第八開關(guān)k8的第一連接端連接，所述第八開關(guān)k8的第二連接端接地，所述共用一支路第一階積分電路211中共用第一階采樣電路2111的第七開關(guān)k7的第一連接端與所述前階第一支路11連接，所述共用二支路第一階積分電路221中共用第一階采樣電路2111的第七開關(guān)k7的第一連接端與所述前階第二支路12連接；其中，所述第七開關(guān)k7和第八開關(guān)k8由時(shí)鐘信號(hào)控制其斷開或閉合。

需要說明的是，第七開關(guān)k7和第八開關(guān)k8分別由第一時(shí)鐘信號(hào)及其延時(shí)信號(hào)控制其斷開或閉合，其中，第八開關(guān)k8由第一時(shí)鐘信號(hào)p1控制其斷開或閉合，第七開關(guān)k7由第一時(shí)鐘信號(hào)的延時(shí)信號(hào)p1d控制其斷開或閉合。

優(yōu)選地，如圖3所示，所述共用第一階積分電路2112包括第九開關(guān)k9、第十開關(guān)k10、第十一開關(guān)k11、第十二開關(guān)k12、第二電容c2、第二反饋電容cf2及共用運(yùn)放電路，所述第九開關(guān)k9的第一連接端接地，所述第九開關(guān)k9的第二連接端與第二電容c2的第一連接端連接，所述第二電容c2的第二連接端與第十開關(guān)k10的第一連接端連接，所述第十開關(guān)k10的第二連接端與第十一開關(guān)k11的第一連接端連接，所述第十一開關(guān)k11的第二連接端與第二反饋電容cf2的第一連接端連接，所述第二反饋電容cf2的第二連接端與第十二開關(guān)k12的第一連接端連接，所述共用一支路第一階積分電路211中共用第一階積分電路2112的第十一開關(guān)k11的第一連接端與共用運(yùn)放電路的第一輸入端連接，所述共用一支路第一階積分電路211中共用第一階積分電路2112的第十二開關(guān)k12的第二連接端與共用運(yùn)放電路的第一輸出端連接，所述共用二支路第一階積分電路221中共用第一階積分電路2112的第十一開關(guān)k11的第一連接端與共用運(yùn)放電路的第二輸入端連接，所述共用二支路第一階積分電路221中共用第一階積分電路2112的第十二開關(guān)k12的第二連接端與共用運(yùn)放電路的第二輸出端連接；其中，所述第九開關(guān)k9、第十開關(guān)k10、第十一開關(guān)k11及第十二開關(guān)k12由時(shí)鐘信號(hào)控制其斷開或閉合。

需要說明的是，第九開關(guān)k9、第十開關(guān)k10、第十一開關(guān)k11和第十二開關(guān)k12分別由第二時(shí)鐘信號(hào)及其延時(shí)信號(hào)控制其斷開或閉合，其中，第十開關(guān)k10、第十一開關(guān)k11和第十二開關(guān)k12由第二時(shí)鐘信號(hào)p2控制其斷開或閉合，第九開關(guān)k9由第二時(shí)鐘信號(hào)的延時(shí)信號(hào)p2d控制其斷開或閉合。

具體的，如圖3所示，所述共用一支路后(n-1)階積分電路212中各階積分電路與所述共用二支路后(n-1)階積分電路222中各階積分電路的電路結(jié)構(gòu)相同，均包括共用第m階采樣電路2121，及與所述共用第m階采樣電路2121連接的共用第m階積分電路2122；其中，

共用一支路后(n-1)階積分電路212的共用第m階采樣電路2121與所述共用一支路第一階積分電路211連接，用于對(duì)其前一階積分電路輸出的積分信號(hào)進(jìn)行采樣，形成共用一支路第m階采樣信號(hào)；共用二支路后(n-1)階積分電路222的共用第m階采樣電路2121與所述共用二支路第一階積分電路221連接，用于對(duì)其前一階積分電路輸出的積分信號(hào)進(jìn)行采樣，形成共用二支路第m階采樣信號(hào)；

共用一支路后(n-1)階積分電路212的共用第m階積分電路2122與所述共用一支路后(n-1)階積分電路212的共用第m階采樣電路2121連接，用于對(duì)所述共用一支路第m階采樣信號(hào)進(jìn)行積分，形成共用一支路第m階積分信號(hào)；共用二支路后(n-1)階積分電路222的共用第m階積分電路2122與所述共用二支路后(n-1)階積分電路222的共用第m階采樣電路2121連接，用于對(duì)所述共用二支路第m階采樣信號(hào)進(jìn)行積分，形成共用二支路第m階積分信號(hào)；

其中，所述共用第m階積分電路與所述共用第一階積分電路共用一個(gè)運(yùn)放電路，且m大于等于2，小于等于n。

優(yōu)選地，如圖3所示，所述共用第m階采樣電路2121包括第十三開關(guān)k13、第十四開關(guān)k14及第三電容c3，所述第十三開關(guān)k13的第二連接端與第三電容c3的第一連接端連接，所述第三電容c3的第二連接端與第十四開關(guān)k14的第一連接端連接，所述第十四開關(guān)k14的第二連接端接地，所述共用一支路后(n-1)階積分電路212中共用第m階采樣電路2121的第十三開關(guān)k13的第一連接端與共用運(yùn)放電路的第一輸出端連接，所述共用二支路后(n-1)階積分電路222中共用第m階采樣電路2121的第十三開關(guān)k13的第一連接端與共用運(yùn)放電路的第二輸出端連接；其中，所述第十三開關(guān)k13及第十四開關(guān)k14由時(shí)鐘信號(hào)控制其斷開或閉合。

需要說明的是，第十三開關(guān)k13和第十四開關(guān)k14分別由第m時(shí)鐘信號(hào)及其延時(shí)信號(hào)控制其斷開或閉合，其中，第十三開關(guān)k13由第m時(shí)鐘信號(hào)的延時(shí)信號(hào)pmd控制其斷開或閉合，第十四開關(guān)k14由第m時(shí)鐘信號(hào)pm控制其斷開或閉合。

優(yōu)選地，如圖3所示，所述共用第m階積分電路2122包括第十五開關(guān)k15、第十六開關(guān)k16、第十七開關(guān)k17、第十八開關(guān)k18、第三電容c3、第三反饋電容cf3及共用運(yùn)放電路，所述第十五開關(guān)k15的第一連接端接地，所述第十五開關(guān)k15的第二連接端與第三電容c3的第一連接端連接，所述第三電容c3的第二連接端與第十六開關(guān)k16的第一連接端連接，所述第十六開關(guān)k16的第二連接端與第十七開關(guān)k17的第一連接端連接，所述第十七開關(guān)k17的第二連接端與第三反饋電容cf3的第一連接端連接，所述第三反饋電容cf3的第二連接端與第十八開關(guān)k18的第一連接端連接，所述共用一支路后(n-1)階積分電路212中共用第m階積分電路2122的第十七開關(guān)k17的第一連接端與共用運(yùn)放電路的第一輸入端連接，所述共用一支路后(n-1)階積分電路212中共用第m階積分電路2122的第十八開關(guān)k18的第二連接端與共用運(yùn)放電路的第一輸出端連接，所述共用二支路后(n-1)階積分電路222中共用第m階積分電路2122的第十七開關(guān)k17的第一連接端與共用運(yùn)放電路的第二輸入端連接，所述共用二支路(n-1)階積分電路222中共用第m階積分電路2122的第十八開關(guān)k18的第二連接端與共用運(yùn)放電路的第二輸出端連接；其中，所述第十五開關(guān)k15、第十六開關(guān)k16、第十七開關(guān)k17及第十八開關(guān)k18由時(shí)鐘信號(hào)控制其斷開或閉合。

需要說明的是，第十五開關(guān)k15、第十六開關(guān)k16、第十七開關(guān)k17和第十八開關(guān)k18分別由第(m+1)時(shí)鐘信號(hào)及其延時(shí)信號(hào)控制其斷開或閉合，其中，第十六開關(guān)k16、第十七開關(guān)k17和第十八開關(guān)k18由第(m+1)時(shí)鐘信號(hào)p(m+1)控制其斷開或閉合，第十五開關(guān)k15由第(m+1)時(shí)鐘信號(hào)的延時(shí)信號(hào)p(m+1)d控制其斷開或閉合。

優(yōu)選地，所述n大于等于2，小于等于4。

需要說明的是，通過將共用積分器的共用階數(shù)設(shè)置在2～4之間，在實(shí)現(xiàn)高階調(diào)制器的同時(shí)，保證了調(diào)制器電路的時(shí)序沒有過分復(fù)雜，使得調(diào)制器的功耗與時(shí)鐘復(fù)雜度之間達(dá)到一種平衡。

作為示例，如圖3所示，所述求和電路3包括：

第一求和支路31，分別與所述正輸入信號(hào)vin⁺、前階第一支路11及共用第一支路21連接，用于對(duì)所述正輸入信號(hào)vin⁺、前階第一積分信號(hào)及共用第一支路輸出的前(n-1)個(gè)積分信號(hào)進(jìn)行鎖存，并在所述共用第一支路輸出第n階積分信號(hào)時(shí)，對(duì)所述正輸入信號(hào)vin⁺、前階第一積分信號(hào)及共用第一支路輸出的n個(gè)積分信號(hào)進(jìn)行求和，輸出第一求和信號(hào)；

第二求和支路32，分別與所述負(fù)輸入信號(hào)vin^-、前階第二支路12及共用第二支路22連接，用于對(duì)所述負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)及共用第二支路輸出的前(n-1)個(gè)積分信號(hào)進(jìn)行鎖存，并在所述共用第二支路輸出第n階積分信號(hào)時(shí)，對(duì)所述負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)及共用第二支路輸出的n個(gè)積分信號(hào)進(jìn)行求和，輸出第二求和信號(hào)。

具體的，如圖3所示，所述第一求和支路31和所述第二求和支路32的電路結(jié)構(gòu)相同，均包括(n+1)個(gè)鎖存求和電路311及一個(gè)支路第一求和電路3121；其中，

所述第一求和支路31的(n+1)個(gè)鎖存求和電路311分別與正輸入信號(hào)vin⁺、前階第一支路11及共用第一支路21連接，用于分別對(duì)正輸入信號(hào)vin⁺、前階第一積分信號(hào)、及共用第一支路輸出的前(n-1)階積分信號(hào)進(jìn)行鎖存，并在共用第一支路輸出第n階積分信號(hào)時(shí)，與所述第一求和支路的支路第一求和電路共同對(duì)所述正輸入信號(hào)vin⁺、前階第一積分信號(hào)、及共用第一支路輸出的n階積分信號(hào)進(jìn)行求和；所述第二求和支路32的(n+1)個(gè)鎖存求和電路311分別與負(fù)輸入信號(hào)vin^-、前階第二支路12及共用第二支路22連接，用于分別對(duì)負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)、及共用第二支路輸出的前(n-1)階積分信號(hào)進(jìn)行鎖存，并在共用第二支路輸出第n階積分信號(hào)時(shí)，與所述第二求和支路的支路第一求和電路共同對(duì)所述負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)、及共用第二支路輸出的n階積分信號(hào)進(jìn)行求和；

所述第一求和支路31的支路第一求和電路312一端與所述共用第一支路21連接，其另一端分別與所述第一求和支路31的(n+1)個(gè)鎖存求和電路311連接，用于在共用第一支路輸出第n階積分信號(hào)時(shí)，與所述第一求和支路的(n+1)個(gè)鎖存求和電路共同對(duì)所述正輸入信號(hào)vin+、前階第一積分信號(hào)、及共用第一支路輸出的n階積分信號(hào)進(jìn)行求和，并輸出第一求和信號(hào)；所述第二求和支路32的支路第一求和電路312一端與所述共用第二支路22連接，其另一端分別與所述第二求和支路32的(n+1)個(gè)鎖存求和電路311連接，用于在共用第二支路輸出第n階積分信號(hào)時(shí)，與所述第二求和支路的(n+1)個(gè)鎖存求和電路共同對(duì)所述負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)、及共用第二支路輸出的n階積分信號(hào)進(jìn)行求和，并輸出第二求和信號(hào)。

具體的，如圖3所示，所述鎖存求和電路311包括鎖存電路3111，及與所述鎖存電路3111連接的支路第二求和電路3112；其中，

所述第一求和支路31中鎖存求和電路311的鎖存電路3111與正輸入信號(hào)vin⁺、前階第一支路11或共用第一支路21連接，用于對(duì)正輸入信號(hào)vin⁺、前階第一積分信號(hào)、或共用第一支路輸出的前(n-1)階積分信號(hào)中的任一個(gè)進(jìn)行鎖存；所述第二求和支路32中鎖存求和電路311的鎖存電路3111與負(fù)輸入信號(hào)vin^-、前階第二支路12或共用第二支路22連接，用于對(duì)負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)、或共用第二支路輸出的前(n-1)階積分信號(hào)中的任一個(gè)進(jìn)行鎖存；

所述第一求和支路31中鎖存求和電路311的支路第二求和電路3112與所述第一求和支路31中鎖存求和電路311的鎖存電路3111連接，用于在共用第一支路輸出第n階積分信號(hào)時(shí)，讀取所述第一求和電路中鎖存求和電路的鎖存電路存儲(chǔ)的數(shù)據(jù)，并與所述第一求和支路的支路第一求和電路共同對(duì)所述正輸入信號(hào)vin⁺、前階第一積分信號(hào)、及共用第一支路輸出的n階積分信號(hào)進(jìn)行求和；所述第二求和支路32中鎖存求和電路311的支路第二求和電路3112與所述第二求和支路32中鎖存求和電路311的鎖存電路3111連接，用于在共用第二支路輸出第n階積分信號(hào)時(shí)，讀取所述第二求和電路中鎖存求和電路的鎖存電路存儲(chǔ)的數(shù)據(jù)，并與所述第二求和支路的支路第一求和電路共同對(duì)所述負(fù)輸入信號(hào)vin^-、前階第二積分信號(hào)、及共用第二支路輸出的n階積分信號(hào)進(jìn)行求和。

優(yōu)選地，如圖3所示，所述鎖存電路3111包括第十九開關(guān)k19、第二十開關(guān)k20及第四電容c4，第十九開關(guān)k19的第二連接端與所述第四電容c4的第一連接端連接，所述第四電容c4的第二連接端與所述第二十開關(guān)k20的第一連接端連接，所述第二十開關(guān)k20的第二連接端接地，所述第一求和支路31中鎖存求和電路311中鎖存電路3111的第十九開關(guān)k19的第一連接端與正輸入信號(hào)vin⁺、前階第一支路11或共用第一支路21連接，所述第二求和支路32中鎖存求和電路311中鎖存電路3111的第十九開關(guān)k19的第一連接端與負(fù)輸入信號(hào)vin^-、前階第二支路12或共用第二支路22連接；其中，所述第十九開關(guān)k19和第二十開關(guān)k20由時(shí)鐘信號(hào)控制其斷開或閉合。

需要說明的是，用于鎖存輸入信號(hào)vin、前階積分信號(hào)和共用第一階積分信號(hào)的鎖存電路中的第十九開關(guān)k19和第二十開關(guān)k20均由第二時(shí)鐘信號(hào)及其延時(shí)信號(hào)控制其斷開或閉合，其中，第十九開關(guān)k19由第二時(shí)鐘信號(hào)的延時(shí)信號(hào)p2d控制其斷開或閉合，第二十開關(guān)k20由第二時(shí)鐘信號(hào)p2控制其斷開或閉合。用于鎖存共用積分器中除共用第一階積分信號(hào)外的其它階積分信號(hào)的鎖存電路中的第十九開關(guān)k19和第二十開關(guān)k20由第(m+1)時(shí)鐘信號(hào)及其延時(shí)信號(hào)控制其斷開或閉合，其中，第十九開關(guān)k19由第(m+1)時(shí)鐘信號(hào)的延時(shí)信號(hào)p(m+1)d控制其斷開或閉合，第二十開關(guān)k20由第(m+1)時(shí)鐘信號(hào)p(m+1)控制其斷開或閉合。

優(yōu)選地，如圖3所示，所述支路第二求和電路3112包括第二十一開關(guān)k21、第二十二開關(guān)k22及第四電容c4，所述第二十一開關(guān)k21的第一連接端接地，所述第二十一開關(guān)k21的第二連接端與第四電容c4的第一連接端連接，所述第四電容c4的第二連接端與所述第二十二開關(guān)k22的第一連接端連接，所述第一求和支路31中鎖存求和電路311中支路第二求和電路3112的第二十二開關(guān)k22的第二連接端與第一求和支路31的支路第一求和電路312連接，所述第二求和支路32中鎖存求和電路311中支路第二求和電路3112的第二十二開關(guān)k22的第二連接端與第二求和電路32的支路第一求和電路312連接；其中，所述第二十一開關(guān)k21和第二十二開關(guān)k22由時(shí)鐘信號(hào)控制其斷開或閉合。

需要說明的是，第二十一開關(guān)k21和第二十二開關(guān)k22由第(n+1)時(shí)鐘信號(hào)及其延時(shí)信號(hào)控制其斷開或閉合，其中，第二十一開關(guān)k21由第(n+1)時(shí)鐘信號(hào)的延時(shí)信號(hào)p(n+1)d控制其斷開或閉合，第二十二開關(guān)k22由第(n+1)時(shí)鐘信號(hào)p(n+1)控制其斷開或閉合。

優(yōu)選地，如圖3所示，所述支路第一求和電路312包括第二十三開關(guān)k23、第二十四開關(guān)k24、第二十五開關(guān)k25、第二十六開關(guān)k26及第五電容c5，所述第二十三開關(guān)k23的第二連接端與第五電容c5的第一連接端連接，所述第五電容c5的第二連接端與第二十四開關(guān)k24的第一連接端連接，所述第五電容c5的第一連接端還與第二十五開關(guān)k25的第一連接端連接，所述第二十五開關(guān)k25的第二連接端接地，所述第五電容c5的第二連接端還與第二十六開關(guān)k26的第一連接端連接，所述第二十六開關(guān)k26的第二連接端接地，所述第一求和支路31中支路第一求和電路312的第二十三開關(guān)k23的第一連接端與共用第一支路21連接，所述第二求和支路32中支路第一求和電路312的第二十三開關(guān)k23的第一連接端與共用第二支路連接，所述第一求和支路31中支路第一求和電路312的第二十四開關(guān)k24的第二連接端分別與第一求和支路31的(n+1)個(gè)鎖存求和電路311及量化電路4連接，所述第二求和支路32中支路第一求和電路312的第二十四開關(guān)k24的第二連接端分別與第二求和支路32的(n+1)個(gè)鎖存求和電路311及量化電路4連接；其中，所述第二十三開關(guān)k23、第二十四開關(guān)k24、第二十五開關(guān)k25及第二十六開關(guān)k26由時(shí)鐘信號(hào)控制其斷開或閉合。

需要說明的是，第二十三開關(guān)k23和第二十四開關(guān)k24由第(n+1)時(shí)鐘信號(hào)及其延時(shí)信號(hào)控制其斷開或閉合，其中，第二十三開關(guān)k23由第(n+1)時(shí)鐘信號(hào)的延時(shí)信號(hào)p(n+1)d控制其斷開或閉合，第二十四開關(guān)k24由第(n+1)時(shí)鐘信號(hào)p(n+1)控制其斷開或閉合。第二十五開關(guān)k25和第二十六開關(guān)k26由第n時(shí)鐘信號(hào)及其延時(shí)信號(hào)控制其斷開或閉合，其中，第二十五開關(guān)k25由第n時(shí)鐘信號(hào)的延時(shí)信號(hào)pnd控制其斷開或閉合，第二十六開關(guān)k26由第n時(shí)鐘信號(hào)pn控制其斷開或閉合。

需要說明的是，通過分別設(shè)置時(shí)鐘信號(hào)及其延時(shí)信號(hào)控制各開關(guān)，可實(shí)現(xiàn)抑制電容的溝道電荷注入和時(shí)鐘饋通。

需要說明的是，每個(gè)時(shí)鐘信號(hào)所對(duì)應(yīng)的延時(shí)信號(hào)的延時(shí)時(shí)間由實(shí)際設(shè)置的該時(shí)鐘信號(hào)的時(shí)鐘周期決定，通常為幾納秒。

作為示例，如圖3所示，所述量化電路4包括第二十七開關(guān)k27、第二十八開關(guān)k28及第一比較電路，所述第二十七開關(guān)k27的第一連接端與第一求和支路31連接，所述第二十七開關(guān)k27的第二連接端與第一比較電路的第一輸入端連接，所述第二十八開關(guān)k28的第一連接端與第二求和支路32連接，所述第二十八開關(guān)k28的第二連接端與第一比較電路的第二輸入端連接，所述第一比較電路的第一輸出端和第二輸出端作為反饋信號(hào)，均與前階第一支路11和前階第二支路12連接；其中，第二十七開關(guān)k27和第二十八開關(guān)k28由時(shí)鐘信號(hào)控制其斷開或閉合。

需要說明的是，第一比較電路的第一輸出端的輸出信號(hào)vpos作為反饋信號(hào)，分別控制前階第一支路中前階積分電路的第四開關(guān)k4,和前階第二支路中前階積分電路的第五開關(guān)k5；第一比較電路的第二輸出端的輸出信號(hào)vneg作為反饋信號(hào)，分別控制前階第一支路中前階積分電路的第五開關(guān)k5和前階第二支路中前階積分電路的第四開關(guān)k4。

需要說明的是，第二十七開關(guān)k27和第二十八開關(guān)k28均由第(n+2)時(shí)鐘信號(hào)p(n+2)控制其斷開或閉合。

需要說明的是，第一時(shí)鐘信號(hào)與第二時(shí)鐘信號(hào)的時(shí)鐘周期長(zhǎng)度相同，但第二時(shí)鐘信號(hào)比第一時(shí)鐘信號(hào)落后一個(gè)時(shí)鐘周期；第(m+1)時(shí)鐘信號(hào)的采樣周期與第m時(shí)鐘信號(hào)的積分周期重疊，直至第(n+1)時(shí)鐘信號(hào)的采樣與第n時(shí)鐘信號(hào)的積分周期重疊；第(n+2)時(shí)鐘信號(hào)的上升沿晚于第(n+1)時(shí)鐘信號(hào)的上升沿。

下面請(qǐng)參閱圖4至圖5對(duì)本實(shí)施例所述調(diào)制器結(jié)構(gòu)的時(shí)序及工作過程進(jìn)行詳細(xì)說明，其中，圖4所述調(diào)制器結(jié)構(gòu)為一4階調(diào)制器結(jié)構(gòu)，其具體的電路連接請(qǐng)參閱圖4。

首先，對(duì)所述4階調(diào)制器結(jié)構(gòu)進(jìn)行時(shí)序設(shè)計(jì)，具體時(shí)序圖如圖5所示，其中，s1[1]表示前階積分器的第1次采樣，h1[1]表示前階積分器的第1次積分，s1[2]表示前階積分器的第2次采樣，h1[2]表示前階積分器的第2次積分，s1[3]表示前階積分器的第3次采樣，h1[3]表示前階積分器的第3次積分；s2[1]表示共用積分器中第一階積分電路的第1次采樣，h2[1]表示共用積分器中第一階積分電路的第1次積分，s2[2]表示共用積分器中第一階積分電路的第2次采樣，h2[2]表示共用積分器中第一階積分電路的第2次積分；s3[1]表示共用積分器中第二階積分電路的第1次采樣，h3[11]表示共用積分器中第二階積分電路的第1次積分，h3[12]表示共用積分器中第二階積分電路的第1次積分的結(jié)果保持相，s3[2]表示共用積分器中第2階積分電路的第2次采樣；s4[1]表示共用積分器中第3階積分電路的第1次采樣，h4[11]表示共用積分器中第3階積分電路的第1次積分，h4[12]表示共用積分器中第3階積分電路的第一次積分的結(jié)果保持相；add表示求和時(shí)序；q表示量化時(shí)序。

從圖5可以看出，本實(shí)施例所述4階調(diào)制器結(jié)構(gòu)包括第一時(shí)鐘信號(hào)p1、第二時(shí)鐘信號(hào)p2、第三時(shí)鐘信號(hào)p3、第四時(shí)鐘信號(hào)p4和第五時(shí)鐘信號(hào)p5，其中，前階積分器和共用積分器中第一階積分電路的時(shí)鐘周期長(zhǎng)度t相同，但后者比前者落后一個(gè)時(shí)鐘周期；共用積分器中第二階積分電路的采樣周期與共用積分器中第一階積分電路的積分周期重疊，而在共用積分器中第一階積分電路的下一個(gè)采樣周期，共用積分器中第二階積分電路用t/4完成積分操作，并在其后的t/4內(nèi)將積分結(jié)果鎖存；共用積分器中第二階積分電路的積分周期與共用積分器中第三階積分電路的采樣周期重疊，共用積分器中第三階積分電路在其后的t/4完成積分操作，并在共用積分器中第二階積分電路的下一個(gè)采樣周期將積分結(jié)果進(jìn)行鎖存；在共用積分器中第三階積分電路的積分周期內(nèi)，求和電路完成輸入信號(hào)vin、前階積分信號(hào)、共用第一階積分信號(hào)、共用第二階積分信號(hào)、和共用第三階積分信號(hào)的求和；為了保證量化結(jié)果的準(zhǔn)確性，量化電路的時(shí)鐘上升沿稍晚于求和電路的時(shí)鐘上升沿。

然后，根據(jù)時(shí)序圖，對(duì)圖4所述的4階調(diào)制器結(jié)構(gòu)的工作過程進(jìn)行詳細(xì)說明，由于本實(shí)施例所述調(diào)制器結(jié)構(gòu)的第一支路和第二支路的工作過程相同，故僅以第一支路的工作過程為例進(jìn)行說明。具體工作過程如下；

1)前階積分器在p1時(shí)刻，第一開關(guān)k1和第二開關(guān)k2閉合，第一電容c1的第一連接端通過第一開關(guān)k1與正輸入信號(hào)vin⁺連接，其第二連接端通過第二開關(guān)k2接地，實(shí)現(xiàn)對(duì)正輸入信號(hào)vin⁺的采樣；在p2時(shí)刻，第三開關(guān)k3和第六開關(guān)k6閉合，第一開關(guān)k1和第二開關(guān)k2斷開，第一電容c1的第一連接端通過第三開關(guān)k3及反饋信號(hào)控制的第四開關(guān)k4或第五開關(guān)k5與電源電壓vdd或電源負(fù)極vss連接，其第二連接端通過第六開關(guān)與第一運(yùn)放電路及第一反饋電容cf1連接，完成對(duì)上述采樣信號(hào)的積分；

2)共用積分器的第一階積分電路在p1時(shí)刻，第七開關(guān)k7和第八開關(guān)k8閉合，第二電容c2的第一連接端通過第七開關(guān)k7與前階積分器中第一運(yùn)放電路的第一輸出端連接，其第二連接端通過第八開關(guān)k8接地，實(shí)現(xiàn)對(duì)前階積分器輸出的積分信號(hào)進(jìn)行采樣；在p2時(shí)刻，第九開關(guān)k9、第十開關(guān)k10、第十一開關(guān)k11和第十二開關(guān)k12閉合，第七開關(guān)k7和第八開關(guān)k8斷開，第二電容c2的第一連接端通過第九開關(guān)k9接地，其第二連接端通過第十開關(guān)k10與共用運(yùn)放電路及第二反饋電容cf2連接，完成對(duì)上述采樣信號(hào)的積分，并對(duì)輸入信號(hào)vin⁺、前階積分信號(hào)及共用積分器中的第一階積分信號(hào)進(jìn)行鎖存；

3)同時(shí)，共用積分器中第二階積分電路的第十三開關(guān)k13和第十四開關(guān)k14閉合，第三電容c3的第一連接端通過第十三開關(guān)k13與共用運(yùn)放電路的第一輸出端連接，其第二連接端通過第十四開關(guān)k14接地，完成對(duì)共用積分器中第一階積分電路輸出的積分信號(hào)的采樣；在p3時(shí)刻，共用積分器中第二階積分電路的第十五開關(guān)k15、第十六開關(guān)k16、第十七開關(guān)k17和第十八開關(guān)k18閉合，第三電容c3的第一連接端通過第十五開關(guān)k15接地，其第二連接端通過第十六開關(guān)k16與共用運(yùn)放電路及第三反饋電容cf3連接，完成對(duì)上述采樣信號(hào)的積分，并對(duì)該積分信號(hào)進(jìn)行鎖存；

4)同時(shí)，共用積分器中第三階積分電路中的第十三開關(guān)k13和第十四開關(guān)k14閉合，第三電容c3的第一連接端通過第十三開關(guān)k13與共用運(yùn)放電路的第一輸出端連接，其第二連接端通過第十四開關(guān)k14接地，完成對(duì)共用積分器中第二階積分電路輸出的積分信號(hào)的采樣；在p4時(shí)刻，共用積分器中第三階積分電路的第十五開關(guān)k15、第十六開關(guān)k16、第十七開關(guān)k17和第十八開關(guān)k18閉合，第三電容c3的第一連接端通過第十五開關(guān)k15接地，其第二連接端通過第十六開關(guān)k16與共用運(yùn)放電路及第三反饋電容cf3連接，完成對(duì)上述采樣信號(hào)的積分；

5)通過求和電路對(duì)正輸入信號(hào)vin⁺、前階積分信號(hào)、共用積分器輸出的第一階積分信號(hào)、共用積分器輸出的第二階積分信號(hào)、及共用積分器輸出的第三階積分信號(hào)進(jìn)行求和，并在p5時(shí)刻，通過量化電路對(duì)該求和信號(hào)進(jìn)行量化，輸出數(shù)字信號(hào)vpos，并將該輸出信號(hào)作為前階積分器的反饋信號(hào)。

需要說明的是，當(dāng)反饋信號(hào)vpos為1，vneg為0時(shí)，所述第一電容c1的第一連接端通過第三開關(guān)k3和第四開關(guān)k4與電源電壓vdd連接；反之，所述第一電容c1的第一連接端通過第三開關(guān)k3和第五開關(guān)k5與電源負(fù)極vss連接。

實(shí)施例二

本實(shí)施例還提供一種模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器包括上述實(shí)施例一所述的調(diào)制器結(jié)構(gòu)。

綜上所述，本發(fā)明的調(diào)制器結(jié)構(gòu)及模數(shù)轉(zhuǎn)換器，具有以下有益效果：

1.本發(fā)明所述調(diào)制器結(jié)構(gòu)通過增加調(diào)制器的階數(shù)，實(shí)現(xiàn)高精度a/d轉(zhuǎn)換；并通過共用積分器，減少了運(yùn)放電路的數(shù)量，這不僅實(shí)現(xiàn)了電路面積的大幅度減小，而且降低了電路的功耗。

2.本發(fā)明所述調(diào)制器結(jié)構(gòu)通過將后(n-1)階積分器進(jìn)行共用，在沒有給第一階積分器引入額外電路的情況下，降低了第一階積分器中未經(jīng)調(diào)制噪聲的引入。

3.本發(fā)明所述調(diào)制器結(jié)構(gòu)的共用積分器通過將每階積分電路輸入輸出動(dòng)態(tài)范圍進(jìn)行合理共用，降低功耗的同時(shí)，保證了時(shí)鐘復(fù)雜度。

所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。

上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。