本發(fā)明涉及模數(shù)混合集成電路領(lǐng)域，特別是涉及異步逐次逼近型模數(shù)轉(zhuǎn)換器中比較器的失調(diào)校準(zhǔn)電路。

背景技術(shù)：

異步逐次逼近型模數(shù)轉(zhuǎn)換器(saradc)由于其低功耗、高數(shù)字化、不需多倍頻時(shí)鐘的特性被集成到soc系統(tǒng)中，以強(qiáng)化soc系統(tǒng)感知外界信號(hào)的能力。動(dòng)態(tài)比較器由于其高速、低功耗的優(yōu)點(diǎn)被廣泛應(yīng)用于saradc中，然而因其電路失配造成的失調(diào)電壓惡化了saradc的精度。因此對(duì)動(dòng)態(tài)比較器的失調(diào)校準(zhǔn)在低功耗高速高精度領(lǐng)域有著重要意義。

傳統(tǒng)的失調(diào)電壓儲(chǔ)存(自校零)技術(shù)在信號(hào)路徑上引入較大的儲(chǔ)存電容，不利于高速應(yīng)用；增加輸入校準(zhǔn)對(duì)管，調(diào)節(jié)其柵壓差以抵消比較器的失調(diào)電壓的方法廣泛應(yīng)用于比較器的失調(diào)校準(zhǔn)電路中。校準(zhǔn)對(duì)管柵壓的產(chǎn)生方式主要有電荷泵型、電荷平均型以及電阻型dac等，在每一次比較器比較之后均進(jìn)行柵壓的更新，比較器輸入端、電源引入的以及比較器本身的噪聲對(duì)其影響較大，使得校準(zhǔn)很大可能無法具有單調(diào)性。

技術(shù)實(shí)現(xiàn)要素：

發(fā)明目的：本發(fā)明的目的是提供一種能夠解決現(xiàn)有技術(shù)中存在的缺陷的異步逐次逼近型模數(shù)轉(zhuǎn)換器中比較器的失調(diào)校準(zhǔn)電路。

技術(shù)方案：為達(dá)到此目的，本發(fā)明采用以下技術(shù)方案：

本發(fā)明所述的異步逐次逼近型模數(shù)轉(zhuǎn)換器中比較器的失調(diào)校準(zhǔn)電路，包括校準(zhǔn)時(shí)鐘產(chǎn)生模塊、基礎(chǔ)帶校準(zhǔn)對(duì)管的動(dòng)態(tài)比較器、校準(zhǔn)信號(hào)產(chǎn)生電路、校準(zhǔn)控制電路和比較器時(shí)鐘選擇電路；校準(zhǔn)時(shí)鐘產(chǎn)生模塊用于產(chǎn)生控制動(dòng)態(tài)比較器失調(diào)校準(zhǔn)的全局時(shí)鐘控制信號(hào)，基礎(chǔ)帶校準(zhǔn)對(duì)管的動(dòng)態(tài)比較器包括基礎(chǔ)單級(jí)動(dòng)態(tài)比較器、與輸入對(duì)管并聯(lián)的校準(zhǔn)對(duì)管、第一開關(guān)s1和第二開關(guān)s2，校準(zhǔn)信號(hào)產(chǎn)生電路用于產(chǎn)生校準(zhǔn)對(duì)管中一個(gè)mos管的柵極控制電壓vcal，校準(zhǔn)控制電路用于產(chǎn)生校準(zhǔn)信號(hào)產(chǎn)生電路的控制信號(hào)，比較器時(shí)鐘選擇電路用于產(chǎn)生動(dòng)態(tài)比較器的比較與復(fù)位時(shí)鐘ck。

進(jìn)一步，所述校準(zhǔn)時(shí)鐘產(chǎn)生模塊產(chǎn)生saradc采樣時(shí)鐘cks、校準(zhǔn)使能信號(hào)cal_en、校準(zhǔn)開始復(fù)位信號(hào)rst、校準(zhǔn)置位信號(hào)set和校準(zhǔn)選通信號(hào)strobe。

進(jìn)一步，所述校準(zhǔn)信號(hào)產(chǎn)生電路包括第三開關(guān)s3，第三開關(guān)s3的輸入端連接共模電平vcm，第三開關(guān)s3的輸出端連接第一電容ccal的一端，第一電容ccal的另一端接地，第三開關(guān)s3的控制端輸入校準(zhǔn)開始復(fù)位信號(hào)rst，第一電容ccal的非接地端輸出作為基礎(chǔ)帶校準(zhǔn)對(duì)管的動(dòng)態(tài)比較器的控制電壓vcal，還分別連接第三反相器inv3的負(fù)電源端、第四反相器inv4的正電源端、第五反相器inv5的負(fù)電源端和第六反相器inv6的正電源端，第三反相器inv3的正電源端、第五反相器inv5的正電源端均輸入電源電壓vdd，第四反相器inv4和第六反相器inv6的負(fù)電源端均接地，第三反相器inv3的輸入端連接第七反相器inv7的輸出端，第七反相器inv7的輸入端與第四反相器inv4的輸入端均輸入信號(hào)k1，第三反相器inv3的輸出端通過第二電容cp1接地，第四反相器inv4的輸出端通過第三電容cn1接地，第五反相器inv5的輸入端連接第八反相器inv8的輸出端，第八反相器inv8的輸入端與第六反相器inv6的輸入端均輸入信號(hào)k2，第五反相器inv5的輸出端通過第四電容cp2接地，第六反相器inv6的輸出端通過第五電容cn2接地；其中，第一電容ccal的容值大于第二電容cp1容值的100倍，第一電容ccal的容值大于第三電容cn1容值的100倍，第一電容ccal的容值大于第四電容cp2容值的100倍，第一電容ccal的容值大于第五電容cn2容值的100倍，第二電容cp1的容值等于第五電容cn2的容值，第三電容cn1的容值等于第四電容cp2的容值，第二電容cp1的容值大于第三電容cn1的容值。

進(jìn)一步，所述校準(zhǔn)控制電路包括(n+1)/2個(gè)帶置位的d觸發(fā)器、第一或門or1、第二或門or2、第三或門or3和第九反相器inv9，n為大于2的奇數(shù)；第一d觸發(fā)器dff1至第(n+1)/2d觸發(fā)器dff(n+1)/2構(gòu)成d觸發(fā)器鏈，第一d觸發(fā)器dff1的輸入接電源地gnd，前一個(gè)d觸發(fā)器的同相輸出作為后一個(gè)d觸發(fā)器的輸入，并且所有d觸發(fā)器均以校準(zhǔn)置位信號(hào)set作為置位信號(hào)，以動(dòng)態(tài)比較器的同相輸出信號(hào)作為觸發(fā)信號(hào)，觸發(fā)器dff(n+1)/2的同相輸出信號(hào)作為d觸發(fā)器鏈的同相輸出信號(hào)op，觸發(fā)器dff(n+1)/2的反相輸出信號(hào)作為d觸發(fā)器鏈的反相輸出信號(hào)on；第九反相器inv9的輸入端輸入校準(zhǔn)使能信號(hào)cal_en，第九反相器inv9的輸出端連接第一或門or1的第一輸入端，校準(zhǔn)開始復(fù)位信號(hào)rst輸入第一或門or1的第二輸入端，校準(zhǔn)選通信號(hào)strobe輸入第一或門or1的第三輸入端，第一或門or1的輸出端分別連接第二或門or2的第一輸入端和第三或門or3的第一輸入端，第二或門or2的第二輸入端輸入d觸發(fā)器鏈的同相輸出信號(hào)op，第三或門or3的第二輸入端輸入d觸發(fā)器鏈的反相輸出信號(hào)on，第二或門or2輸出信號(hào)k1，第三或門or3輸出信號(hào)k2，信號(hào)k1和信號(hào)k2用于控制校準(zhǔn)信號(hào)產(chǎn)生電路。

進(jìn)一步，所述比較器時(shí)鐘選擇電路包括第一與門and1、第二與門and2、第四或門or4和第十反相器inv10，第一與門and1的第一輸入端輸入saradc采樣時(shí)鐘cks，第一與門and1的第二輸入端輸入校準(zhǔn)使能信號(hào)cal_en，第二與門and2的第一輸入端連接第十反相器inv10的輸出端，第十反相器inv10的輸入端輸入校準(zhǔn)使能信號(hào)cal_en，第二與門and2的第二輸入端輸入內(nèi)部異步時(shí)鐘aclk，第一與門and1的輸出端連接第四或門or4的第一輸入端，第二與門and2的輸出端連接第四或門or4的第二輸入端，第四或門or4輸出信號(hào)ck，信號(hào)ck用于控制動(dòng)態(tài)比較器的比較與復(fù)位。

采用本發(fā)明所述的異步逐次逼近型模數(shù)轉(zhuǎn)換器中比較器的失調(diào)校準(zhǔn)電路進(jìn)行校準(zhǔn)的方法，包括以下步驟：

步驟一：開始階段

校準(zhǔn)時(shí)鐘產(chǎn)生模塊將校準(zhǔn)使能信號(hào)cal_en置為高電平，動(dòng)態(tài)比較器中開關(guān)s1、s2閉合，將動(dòng)態(tài)比較器的同相輸入端和反相輸入端短接到共模電平vcm，同時(shí)將校準(zhǔn)開始復(fù)位信號(hào)rst置為高電平，將第一電容ccal的非接地端復(fù)位到vcm，復(fù)位完成后，將校準(zhǔn)開始復(fù)位信號(hào)rst置為低電平，使得第一電容ccal的非接地端懸空；

步驟二：校準(zhǔn)階段

校準(zhǔn)時(shí)鐘產(chǎn)生模塊將校準(zhǔn)使能信號(hào)cal_en保持為高電平，使得比較器時(shí)鐘選擇電路禁用內(nèi)部異步時(shí)鐘aclk，選擇saradc采樣時(shí)鐘cks作為第四或門or4輸出信號(hào)ck，即為動(dòng)態(tài)比較器的比較與復(fù)位時(shí)鐘；

更新一次第一電容ccal的非接地端的電壓值vcal稱為進(jìn)行了一次調(diào)節(jié)，一次調(diào)節(jié)分為置位階段、比較階段和調(diào)節(jié)階段，其中：

置位階段：校準(zhǔn)選通信號(hào)strobe無效，即置為高電平，使得校準(zhǔn)信號(hào)產(chǎn)生電路中第二電容cp1、第三電容cn1、第四電容cp2、第五電容cn2處于復(fù)位狀態(tài)，且第一電容ccal的非接地端懸空，其電壓保持不變；同時(shí)，校準(zhǔn)置位信號(hào)set有效，即置為高電平，將校準(zhǔn)控制電路中所有d觸發(fā)器的同相輸出端置為高電平；

比較階段：校準(zhǔn)置位信號(hào)set置為低電平，動(dòng)態(tài)比較器比較n次，同時(shí)，校準(zhǔn)選通信號(hào)strobe保持為高電平，使得校準(zhǔn)信號(hào)產(chǎn)生電路中第二電容cp1、第三電容cn1、第四電容cp2、第五電容cn2仍處于復(fù)位狀態(tài)，且第一電容ccal的非接地端電壓仍保持不變；

調(diào)節(jié)階段：n次比較完成后，校準(zhǔn)置位信號(hào)set仍為低電平，校準(zhǔn)選通信號(hào)strobe有效，即置為低電平，則第二或門or2的輸出信號(hào)k1由d觸發(fā)器鏈的同相輸出信號(hào)op決定，第三或門or3的輸出信號(hào)k2由d觸發(fā)器鏈的反相輸出信號(hào)on決定；如果d觸發(fā)器鏈的同相輸出信號(hào)為高電平，則k1為高，k2為低，此時(shí)，第二電容cp1與第三電容cn1處于復(fù)位狀態(tài)，第一電容ccal的非接地端分別與第四電容cp2的非接地端、第五電容cn2的非接地端相連，使得vcal減小，此時(shí)該情況稱為負(fù)調(diào)節(jié)，vcal[n]代表第n次校準(zhǔn)時(shí)vcal的大?。蝗绻鹍觸發(fā)器鏈的同相輸出信號(hào)為低電平，則k1為低，k2為高，此時(shí)，第四電容cp2與第五電容cn2處于復(fù)位狀態(tài)，第一電容ccal的非接地端分別與第二電容cp1的非接地端、第三電容cn1的非接地端相連，使得vcal增加，此時(shí)該情況稱為正調(diào)節(jié)；校準(zhǔn)置位信號(hào)set有效的時(shí)間與校準(zhǔn)選通信號(hào)strobe有效的時(shí)間之和小于動(dòng)態(tài)比較器的比較與復(fù)位時(shí)鐘ck的復(fù)位時(shí)間，vcal的變化范圍為根據(jù)實(shí)際情況來選擇cp1、cn1、cp2、cn2的大小，重復(fù)多次調(diào)節(jié)階段的步驟，直至正調(diào)節(jié)與負(fù)調(diào)節(jié)交替進(jìn)行；

步驟三：校準(zhǔn)結(jié)束

校準(zhǔn)時(shí)鐘產(chǎn)生模塊將校準(zhǔn)使能信號(hào)cal_en置為低電平，動(dòng)態(tài)比較器中開關(guān)s1、s2斷開；比較器時(shí)鐘選擇電路禁用saradc采樣時(shí)鐘cks而選擇內(nèi)部異步時(shí)鐘aclk。

有益效果：本發(fā)明相比于現(xiàn)有技術(shù)，具有如下優(yōu)點(diǎn)：1、改進(jìn)的電荷平均型校準(zhǔn)技術(shù)，在不改變主要大電容尺寸的基礎(chǔ)上，使得調(diào)節(jié)的精度大大提高；2、多次比較取多數(shù)結(jié)果的補(bǔ)償方式，抑制噪聲對(duì)比較器的影響，提高了比較器的精度；3、校準(zhǔn)數(shù)字電路開銷很小，節(jié)約了資源；4、本發(fā)明適用于soc系統(tǒng)中異步saradc的比較器失調(diào)校準(zhǔn)，方便高效。

附圖說明

圖1為本發(fā)明具體實(shí)施方式的模塊框圖；

圖2為本發(fā)明具體實(shí)施方式的基礎(chǔ)帶校準(zhǔn)對(duì)管的動(dòng)態(tài)比較器的電路圖；

圖3為本發(fā)明具體實(shí)施方式的校準(zhǔn)信號(hào)產(chǎn)生電路的電路圖；

圖4為本發(fā)明具體實(shí)施方式的校準(zhǔn)控制電路的電路圖；

圖5為本發(fā)明具體實(shí)施方式的比較器時(shí)鐘選擇電路的電路圖；

圖6為本發(fā)明具體實(shí)施方式的一次調(diào)節(jié)時(shí)序圖；

圖7為本發(fā)明具體實(shí)施方式的關(guān)鍵節(jié)點(diǎn)電壓波形圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明的技術(shù)方案作進(jìn)一步的介紹。

本具體實(shí)施方式公開了一種異步逐次逼近型模數(shù)轉(zhuǎn)換器中比較器的失調(diào)校準(zhǔn)電路，如圖1所示，包括校準(zhǔn)時(shí)鐘產(chǎn)生模塊1、基礎(chǔ)帶校準(zhǔn)對(duì)管的動(dòng)態(tài)比較器2、校準(zhǔn)信號(hào)產(chǎn)生電路3、校準(zhǔn)控制電路4和比較器時(shí)鐘選擇電路5；校準(zhǔn)時(shí)鐘產(chǎn)生模塊1用于產(chǎn)生控制動(dòng)態(tài)比較器2失調(diào)校準(zhǔn)的全局時(shí)鐘控制信號(hào)，包括saradc采樣時(shí)鐘cks、校準(zhǔn)使能信號(hào)cal_en、校準(zhǔn)開始復(fù)位信號(hào)rst、校準(zhǔn)置位信號(hào)set和校準(zhǔn)選通信號(hào)strobe，基礎(chǔ)帶校準(zhǔn)對(duì)管的動(dòng)態(tài)比較器2包括基礎(chǔ)單級(jí)動(dòng)態(tài)比較器、與輸入對(duì)管并聯(lián)的校準(zhǔn)對(duì)管、第一開關(guān)s1和第二開關(guān)s2，校準(zhǔn)信號(hào)產(chǎn)生電路3用于產(chǎn)生校準(zhǔn)對(duì)管中一個(gè)mos管的柵極控制電壓vcal，校準(zhǔn)控制電路4用于產(chǎn)生校準(zhǔn)信號(hào)產(chǎn)生電路3的控制信號(hào)，比較器時(shí)鐘選擇電路5用于產(chǎn)生動(dòng)態(tài)比較器2的比較與復(fù)位時(shí)鐘ck。

動(dòng)態(tài)比較器2屬于一種現(xiàn)有電路，如圖2所示，主要由第一nmos管m1、第二nmos管m2、第五nmos管m5、第六pmos管m6至第十三pmos管m13以及第一反相器inv1與第二反相器inv2組成；其中，第一nmos管m1和第二nmos管m2作為輸入對(duì)管，第五nmos管m5為尾電流源，第六pmos管m6至第九pmos管m9構(gòu)成動(dòng)態(tài)比較器的負(fù)載；第十pmos管m10至第十三pmos管m13構(gòu)成動(dòng)態(tài)比較器的復(fù)位開關(guān)；第三nmos管m3和第四nmos管m4分別與第一nmos管m1和第二nmos管m2并聯(lián)，作為動(dòng)態(tài)比較器的校準(zhǔn)對(duì)管；第一nmos管m1和第二nmos管m2的柵極分別接差分輸入信號(hào)vip和vin；第三nmos管m3的柵極接共模電平vcm，第四nmos管m4的柵極接所述校準(zhǔn)信號(hào)產(chǎn)生電路3產(chǎn)生的控制電壓vcal；動(dòng)態(tài)比較器的輸出信號(hào)為經(jīng)反相器輸出的同相輸出信號(hào)q和反相輸出信號(hào)qb。

如圖3所示，校準(zhǔn)信號(hào)產(chǎn)生電路3包括第三開關(guān)s3，第三開關(guān)s3的輸入端連接共模電平vcm，第三開關(guān)s3的輸出端連接第一電容ccal的一端，第一電容ccal的另一端接地，第三開關(guān)s3的控制端輸入校準(zhǔn)開始復(fù)位信號(hào)rst，第一電容ccal的非接地端輸出作為動(dòng)態(tài)比較器2的控制電壓vcal，還分別連接第三反相器inv3的負(fù)電源端、第四反相器inv4的正電源端、第五反相器inv5的負(fù)電源端和第六反相器inv6的正電源端，第三反相器inv3的正電源端、第五反相器inv5的正電源端均輸入電源電壓vdd，第四反相器inv4和第六反相器inv6的負(fù)電源端均接地，第三反相器inv3的輸入端連接第七反相器inv7的輸出端，第七反相器inv7的輸入端與第四反相器inv4的輸入端均輸入信號(hào)k1，第三反相器inv3的輸出端通過第二電容cp1接地，第四反相器inv4的輸出端通過第三電容cn1接地，第五反相器inv5的輸入端連接第八反相器inv8的輸出端，第八反相器inv8的輸入端與第六反相器inv6的輸入端均輸入信號(hào)k2，第五反相器inv5的輸出端通過第四電容cp2接地，第六反相器inv6的輸出端通過第五電容cn2接地；其中，第一電容ccal的容值大于第二電容cp1容值的100倍，第一電容ccal的容值大于第三電容cn1容值的100倍，第一電容ccal的容值大于第四電容cp2容值的100倍，第一電容ccal的容值大于第五電容cn2容值的100倍，第二電容cp1的容值等于第五電容cn2的容值，第三電容cn1的容值等于第四電容cp2的容值，第二電容cp1的容值大于第三電容cn1的容值。

如圖4所示，校準(zhǔn)控制電路4包括(n+1)/2個(gè)帶置位的d觸發(fā)器、第一或門or1、第二或門or2、第三或門or3和第九反相器inv9；第一d觸發(fā)器dff1至第(n+1)/2d觸發(fā)器dff(n+1)/2構(gòu)成d觸發(fā)器鏈，第一d觸發(fā)器dff1的輸入接電源地gnd，前一個(gè)d觸發(fā)器的同相輸出作為后一個(gè)d觸發(fā)器的輸入，并且所有d觸發(fā)器均以校準(zhǔn)置位信號(hào)set作為置位信號(hào)，以動(dòng)態(tài)比較器2的同相輸出信號(hào)作為觸發(fā)信號(hào)，觸發(fā)器dff(n+1)/2的同相輸出信號(hào)作為d觸發(fā)器鏈的同相輸出信號(hào)op，觸發(fā)器dff(n+1)/2的反相輸出信號(hào)作為d觸發(fā)器鏈的反相輸出信號(hào)on，n為大于2的奇數(shù)；第九反相器inv9的輸入端輸入校準(zhǔn)使能信號(hào)cal_en，第九反相器inv9的輸出端連接第一或門or1的第一輸入端，校準(zhǔn)開始復(fù)位信號(hào)rst輸入第一或門or1的第二輸入端，校準(zhǔn)選通信號(hào)strobe輸入第一或門or1的第三輸入端，第一或門or1的輸出端分別連接第二或門or2的第一輸入端和第三或門or3的第一輸入端，第二或門or2的第二輸入端輸入d觸發(fā)器鏈的同相輸出信號(hào)op，第三或門or3的第二輸入端輸入d觸發(fā)器鏈的反相輸出信號(hào)on，第二或門or2輸出信號(hào)k1，第三或門or3輸出信號(hào)k2，信號(hào)k1和信號(hào)k2用于控制校準(zhǔn)信號(hào)產(chǎn)生電路3。

如圖5所示，比較器時(shí)鐘選擇電路5包括第一與門and1、第二與門and2、第四或門or4和第十反相器inv10，第一與門and1的第一輸入端輸入saradc采樣時(shí)鐘cks，第一與門and1的第二輸入端輸入校準(zhǔn)使能信號(hào)cal_en，第二與門and2的第一輸入端連接第十反相器inv10的輸出端，第十反相器inv10的輸入端輸入校準(zhǔn)使能信號(hào)cal_en，第二與門and2的第二輸入端輸入內(nèi)部異步時(shí)鐘aclk，第一與門and1的輸出端連接第四或門or4的第一輸入端，第二與門and2的輸出端連接第四或門or4的第二輸入端，第四或門or4輸出信號(hào)ck，信號(hào)ck用于控制動(dòng)態(tài)比較器2的比較與復(fù)位。

本具體實(shí)施方式還公開了采用異步逐次逼近型模數(shù)轉(zhuǎn)換器中比較器的失調(diào)校準(zhǔn)電路進(jìn)行校準(zhǔn)的方法，包括以下步驟：

步驟一：開始階段

校準(zhǔn)時(shí)鐘產(chǎn)生模塊1將校準(zhǔn)使能信號(hào)cal_en置為高電平，動(dòng)態(tài)比較器2中開關(guān)s1、s2閉合，將動(dòng)態(tài)比較器2的同相輸入端和反相輸入端短接到共模電平vcm，同時(shí)將校準(zhǔn)開始復(fù)位信號(hào)rst置為高電平，將第一電容ccal的非接地端復(fù)位到vcm，復(fù)位完成后，將校準(zhǔn)開始復(fù)位信號(hào)rst置為低電平，使得第一電容ccal的非接地端懸空；

步驟二：校準(zhǔn)階段

校準(zhǔn)時(shí)鐘產(chǎn)生模塊1將校準(zhǔn)使能信號(hào)cal_en保持為高電平，使得比較器時(shí)鐘選擇電路5禁用內(nèi)部異步時(shí)鐘aclk，選擇saradc采樣時(shí)鐘cks作為第四或門or4輸出信號(hào)ck，即為動(dòng)態(tài)比較器2的比較與復(fù)位時(shí)鐘；

更新一次第一電容ccal的非接地端的電壓值vcal稱為進(jìn)行了一次調(diào)節(jié)，一次調(diào)節(jié)分為置位階段、比較階段和調(diào)節(jié)階段，其時(shí)序圖如圖6所示，其中：

置位階段：校準(zhǔn)選通信號(hào)strobe無效，即置為高電平，使得校準(zhǔn)信號(hào)產(chǎn)生電路3中第二電容cp1、第三電容cn1、第四電容cp2、第五電容cn2處于復(fù)位狀態(tài)，且第一電容ccal的非接地端懸空，其電壓保持不變；同時(shí)，校準(zhǔn)置位信號(hào)set有效，即置為高電平，將校準(zhǔn)控制電路4中所有d觸發(fā)器的同相輸出端置為高電平；

比較階段：校準(zhǔn)置位信號(hào)set置為低電平，動(dòng)態(tài)比較器2比較n次(n為大于2的奇數(shù))，同時(shí)，校準(zhǔn)選通信號(hào)strobe保持為高電平，使得校準(zhǔn)信號(hào)產(chǎn)生電路3中第二電容cp1、第三電容cn1、第四電容cp2、第五電容cn2仍處于復(fù)位狀態(tài)，且第一電容ccal的非接地端電壓仍保持不變；

調(diào)節(jié)階段：n次比較完成后，校準(zhǔn)置位信號(hào)set仍為低電平，校準(zhǔn)選通信號(hào)strobe有效，即置為低電平，則第二或門or2的輸出信號(hào)k1由d觸發(fā)器鏈的同相輸出信號(hào)op決定，第三或門or3的輸出信號(hào)k2由d觸發(fā)器鏈的反相輸出信號(hào)on決定；如果d觸發(fā)器鏈的同相輸出信號(hào)為高電平，則k1為高，k2為低，此時(shí)，第二電容cp1與第三電容cn1處于復(fù)位狀態(tài)，第一電容ccal的非接地端分別與第四電容cp2的非接地端、第五電容cn2的非接地端相連，使得vcal減小，此時(shí)該情況稱為負(fù)調(diào)節(jié)，vcal[n]代表第n次校準(zhǔn)時(shí)vcal的大??；如果d觸發(fā)器鏈的同相輸出信號(hào)為低電平，則k1為低，k2為高，此時(shí)，第四電容cp2與第五電容cn2處于復(fù)位狀態(tài)，第一電容ccal的非接地端分別與第二電容cp1的非接地端、第三電容cn1的非接地端相連，使得vcal增加，此時(shí)該情況稱為正調(diào)節(jié)；校準(zhǔn)置位信號(hào)set有效的時(shí)間與校準(zhǔn)選通信號(hào)strobe有效的時(shí)間之和小于動(dòng)態(tài)比較器2的比較與復(fù)位時(shí)鐘ck的復(fù)位時(shí)間，vcal的變化范圍為根據(jù)實(shí)際情況來選擇cp1、cn1、cp2、cn2的大小，重復(fù)多次調(diào)節(jié)階段的步驟，直至正調(diào)節(jié)與負(fù)調(diào)節(jié)交替進(jìn)行；

步驟三：校準(zhǔn)結(jié)束

校準(zhǔn)時(shí)鐘產(chǎn)生模塊1將校準(zhǔn)使能信號(hào)cal_en置為低電平，動(dòng)態(tài)比較器2中開關(guān)s1、s2斷開；比較器時(shí)鐘選擇電路5禁用saradc采樣時(shí)鐘cks而選擇內(nèi)部異步時(shí)鐘aclk。

圖7為一種本具體實(shí)施方式各關(guān)鍵節(jié)點(diǎn)的電壓波形圖。從曲線可以看出，整個(gè)比較器失調(diào)校準(zhǔn)分為所述的開始階段、校準(zhǔn)階段、校準(zhǔn)結(jié)束三個(gè)步驟，校準(zhǔn)控制信號(hào)vcal從單調(diào)變化到交替變化，比較器失調(diào)電壓得到補(bǔ)償。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出：對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。