本發(fā)明涉及電路技術(shù)領(lǐng)域，尤其涉及一種電容耦合電路。

背景技術(shù)：

電容耦合，顧名思義是指將電容相互耦合形成的電路，其作用是將前級(jí)信號(hào)盡可能無損耗地加到后級(jí)電路中，同時(shí)濾除不需要的信號(hào)。耦合電容能將交流信號(hào)從前級(jí)耦合到后級(jí)的同時(shí)隔開前級(jí)電路中的直流成分，這是因?yàn)殡娙菥哂懈糁蓖ń坏奶匦浴，F(xiàn)有的電容耦合電路如圖1所示的，兩個(gè)并排的電容c1、c2的前端分別連接輸入端vin和vip，兩個(gè)電容的后端分別連接輸出端von和vop；且兩個(gè)電容的后端通過兩個(gè)串聯(lián)電阻r1、r2相接，且兩個(gè)電阻r1、r2之間連接共模電壓vcm。

在實(shí)際使用中，當(dāng)前后電路的共模電壓不一致時(shí)，為了較好的隔離前級(jí)直流電平失配對(duì)后級(jí)電路的影響，一般都需要耦合電路，且電路的電阻值、電容值很大。很大的電容值會(huì)需要很大的驅(qū)動(dòng)電流，因此一般采用適中大小的電容，同時(shí)采用大阻值的電阻。在現(xiàn)有技術(shù)中電阻r1和r2通常采用poly電阻，但是poly電阻會(huì)產(chǎn)生較大的噪聲，并且會(huì)占用很大的電路版圖面積。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)中存在的電容耦合電路存在的問題，本發(fā)明實(shí)施例提出了一種設(shè)計(jì)更為合理的電容耦合電路。這種電容耦合電路，電容的連接方式相同，其變動(dòng)在于兩個(gè)串聯(lián)的電阻r1、r2，這兩個(gè)電阻不再是單純的poly電阻，而是工作在線性區(qū)的pmos管和poly電阻的組合構(gòu)成。

其中，所述兩個(gè)電阻r1、r2都是一個(gè)poly電阻串聯(lián)一個(gè)pmos管電阻，兩個(gè)電阻之間為pmos管來共同連接共模電壓vcm。該共模電壓的電壓值應(yīng)大于pmos管的閾值電壓值，一般為電源電壓值的50％±10％，即：

vcm＝vdd×(0.5±0.1)

其中vcm為共模電壓，vdd為電源電壓。

其中，所述pmos管電阻為n溝道m(xù)os管。

其中，所述兩個(gè)電阻r1、r2，不再是單純的poly電阻，而都是工作在線性區(qū)的pmos管和poly電阻的組合構(gòu)成。

本發(fā)明的上述技術(shù)方案的有益效果如下：上述方案中提出了一種電容耦合電路，電容采用適中的值，減小耗電電流；大電阻采用工作在線性區(qū)的pmos管和poly電阻的組合構(gòu)成，這樣的pmos管的電阻值遠(yuǎn)大于相同尺寸的nmos管和poly電阻，且pmos管面積和噪聲都遠(yuǎn)小于同阻值的poly電阻。采用這種組合結(jié)構(gòu)可以得到更優(yōu)的電容耦合電路。另外，本發(fā)明還可以用于數(shù)字電視芯片和系統(tǒng)。

附圖說明

圖1為現(xiàn)有的電容耦合電路的電路示意圖；

圖2為本發(fā)明實(shí)施例的電容耦合電路的電路示意圖。

具體實(shí)施方式

為使本發(fā)明要解決的技術(shù)問題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。

本發(fā)明實(shí)施例提出了一種如圖2所示的電容耦合電路，包括并排的兩個(gè)電容c1和c2,其中所述兩個(gè)電容c1和c2的前端分別連接輸入端vin和vip，且兩個(gè)電容c1、c2的后端分別連接輸出端von和vop；其中所述兩個(gè)電容c1、c2的輸出端通過兩個(gè)串聯(lián)的電阻r1、r2電連接；其中，所述兩個(gè)電阻r1、r2都為工作在線性區(qū)的pmos管和poly電阻組合構(gòu)成。如圖2所示的，所述兩個(gè)電阻的pmos管共同連接共模電壓vcm。

如圖2所示的，所述pmos管電阻的襯底接電源電壓vdd，柵極接地電壓vss。其中，所述共模電壓vcm的電壓值大于pmos管的閾值電壓值，一般為電源電壓值的50％±10％。如圖2所示的，所述pmos管電阻為n溝道m(xù)os管。

經(jīng)仿真發(fā)現(xiàn)，傳輸共模電壓vcm(電壓值通常在1/2電源電壓vdd附近)，pmos管的電阻值遠(yuǎn)大于相同尺寸的nmos管；而且pmos管電阻不需要額外的電壓，只需要已有的電源vdd做襯底電壓、地vss做柵電壓即可。對(duì)單純poly電阻和單純的pmos電阻進(jìn)行了各個(gè)coner(工藝角)后仿真對(duì)比，總的來說：poly電阻面積很大、噪聲稍大，但阻值穩(wěn)定些；工作在亞閾值區(qū)的pmos管電阻面積很小、噪聲稍小，但阻值隨coner的變化幅度較大。在同樣版圖面積下，把pmos電阻和poly電阻進(jìn)行組合使用，可以得到更大的阻值，更小的噪聲，而且各個(gè)coner的帶寬(1/2∏rc)更加穩(wěn)定，因此采用這種組合結(jié)構(gòu)可以得到更優(yōu)的電容耦合電路。

以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明提供一種電容耦合電路,其中所述兩個(gè)電容的前端分別連接輸入端，且兩個(gè)電容的后端分別連接輸出端；其中所述兩個(gè)電容的輸出端通過串聯(lián)的兩個(gè)電阻連接；其特征在于，所述兩個(gè)電阻都是一個(gè)poly電阻串聯(lián)一個(gè)工作在線性區(qū)的PMOS管組成。上述方案中提出了一種電容耦合電路，其中電阻，采用了線性區(qū)的PMOS管組成部分電阻，傳輸共模電壓VCM的電壓值大于PMOS管的閾值電壓值，這樣的PMOS管的電阻值遠(yuǎn)大于相同尺寸的NMOS管，且PMOS管的面積和噪聲都遠(yuǎn)小于poly電阻，但poly電阻阻值更穩(wěn)定。因此，兩個(gè)電阻都是poly電阻和工作在線性區(qū)的PMOS管組合構(gòu)成。采用這種組合結(jié)構(gòu)可以得到更優(yōu)的電容耦合電路。

技術(shù)研發(fā)人員：王亞杰
受保護(hù)的技術(shù)使用者：北京海爾集成電路設(shè)計(jì)有限公司
技術(shù)研發(fā)日：2017.05.25
技術(shù)公布日：2017.09.05