本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，具體涉及一種用于運算放大器的密勒補(bǔ)償電路及運算放大器。

背景技術(shù)：

運算放大器在生活中有非常廣泛的應(yīng)用。在很多應(yīng)用場合，要求運算放大器具有較寬的帶寬和較好的穩(wěn)定性。

為了增強(qiáng)運算放大器的穩(wěn)定性，通常在運算放大器的第一級和第二級之間加入密勒補(bǔ)償電路。傳統(tǒng)的密勒補(bǔ)償電路是一個電阻和一個電容的串聯(lián)實現(xiàn)的，密勒補(bǔ)償電容的作用主要是將主極點向低頻移動，非主極點向高頻移動從而實現(xiàn)極點的分離；密勒補(bǔ)償電阻的作用是將右半平面的零點移向高頻，以減小甚至抵消零點對系統(tǒng)穩(wěn)定性的影響。

傳統(tǒng)的密勒補(bǔ)償電路如圖1所示，包括第一nmos晶體管n1、第二nmos晶體管n2、第三nmos晶體管n3、第四nmos晶體管n4、第一pmos晶體管p1、第二pmos晶體管p2、第三pmos晶體管p3、第一電容c1、第一電阻r1。第一nmos晶體管n1的柵極接運算放大器的第一輸入端uin1，源極接第二nmos晶體管n2的源極和第三nmos晶體管n3的漏極，漏極接第一pmos晶體管p1的柵極和漏極；第二nmos晶體管n2的柵極接運算放大器的第二輸入端uin2，漏極接第二pmos晶體管p2的漏極和第三pmos晶體管的柵極；第一pmos晶體管p1的源極接電源；第二pmos晶體管的源極接電源；第一pmos晶體管p1的柵極與第二pmos晶體管p2的柵極相連，第三nmos晶體管n3的柵極接運算放大器的偏置電流輸入端bias，源極接地；第三pmos晶體管p3的源極接電源，漏極接運算放大器的輸出端uout；第四nmos晶體管n4的柵極接運算放大器的偏置電流輸入端bias，源極接地，漏極接運算放大器的輸出端uout；第一電阻r1與第一電容c2串聯(lián)構(gòu)成彌勒補(bǔ)償電路，彌勒補(bǔ)償電路第一電容c2的一端接第二nmos管n2的漏極輸出，第一電容c1的一端接運算放大器的輸出端uout。

傳統(tǒng)的密勒補(bǔ)償電路在增強(qiáng)穩(wěn)定性的同時會大大減小運算放大器的帶寬。

技術(shù)實現(xiàn)要素：

為解決現(xiàn)有密勒補(bǔ)償電路會減小帶寬的技術(shù)問題，本發(fā)明提供了一種具有較寬帶寬的用于運算放大器的密勒補(bǔ)償電路及運算放大器。

一種用于運算放大器的密勒補(bǔ)償電路，包括：第一電容c1、第二電容c2和第一電阻r1；第二電容c2、第一電阻r1、第一電容c1依次串聯(lián)構(gòu)成彌勒補(bǔ)償電路。

本發(fā)明還提供了一種運算放大器，包括第一nmos晶體管n1、第二nmos晶體管n2、第三nmos晶體管n3、第四nmos晶體管n4、第一pmos晶體管p1、第二pmos晶體管p2、第三pmos晶體管p3；第一nmos晶體管n1的柵極接運算放大器的第一輸入端uin1，源極接第二nmos晶體管n2的源極和第三nmos晶體管n3的漏極，漏極接第一pmos晶體管p1的柵極和漏極；第二nmos晶體管n2的柵極接運算放大器的第二輸入端uin2，漏極接第二pmos晶體管p2的漏極和第三pmos晶體管的柵極；第一pmos晶體管p1的源極接電源；第二pmos晶體管的源極接電源；第二pmos晶體管p2的柵極與第一pmos晶體管p1的柵極相連；第三nmos晶體管n3的柵極接運算放大器的偏置電流輸入端bias，源極接地；第三pmos晶體管p3的源極接電源，漏極接運算放大器的輸出端uout；第四nmos晶體管n4的柵極接運算放大器的偏置電流輸入端bias，源極接地，漏極接運算放大器的輸出端uout；該運算放大器還包括上述的彌勒補(bǔ)償電路，所述彌勒補(bǔ)償電路中第二電容c2的一端接第二nmos管n2的漏極輸出，第一電容c1的一端接運算放大器的輸出端uout。

本發(fā)明帶密勒補(bǔ)償電路的運算放大器，在傳統(tǒng)密勒補(bǔ)償電路的基礎(chǔ)上，增加了第二電容c2接于運算放大器第一級的輸出端。與傳統(tǒng)的密勒補(bǔ)償電路相比，本發(fā)明的密勒補(bǔ)償電路在增加運算放大器穩(wěn)定性的同時，并不會減小其帶寬，大大提高了運算放大器的性能。

附圖說明

圖1是傳統(tǒng)的帶密勒補(bǔ)償電路的運算放大器電路結(jié)構(gòu)示意圖；

圖2是本發(fā)明提供的密勒補(bǔ)償電路結(jié)構(gòu)示意圖；

圖3是本發(fā)明實施方式提供的運算放大器電路結(jié)構(gòu)示意圖。

具體實施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明了，下面結(jié)合具體實施方式并參照附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。

為了解決現(xiàn)有運算放大器帶寬過窄的技術(shù)問題，本發(fā)明提供了一種新型的用于運算放大器的密勒補(bǔ)償電路，如圖2所示，包括第一電容c1、第二電容c2和第一電阻r1，第二電容c2、第一電阻r1、第一電容c1依次串聯(lián)構(gòu)成彌勒補(bǔ)償電路。

如圖3所示，本發(fā)明提供的帶彌勒補(bǔ)償電路的運算放大器電路，包括第一nmos晶體管n1、第二nmos晶體管n2、第三nmos晶體管n3、第四nmos晶體管n4、第一pmos晶體管p1、第二pmos晶體管p2、第三pmos晶體管p3、第一電容c1、第二電容c2和第一電阻r1，第一nmos晶體管n1的柵極接運算放大器的第一輸入端uin1，源極接第二nmos晶體管n2的源極和第三nmos晶體管n3的漏極，漏極接第一pmos晶體管p1的柵極和漏極；第二nmos晶體管n2的柵極接運算放大器的第二輸入端uin2，漏極接第二pmos晶體管p2的漏極和第三pmos晶體管的柵極；第一pmos晶體管p1的源極接電源；第二pmos晶體管的源極接電源；第二pmos晶體管p2的柵極與第一pmos晶體管p1的柵極相連；第三nmos晶體管n3的柵極接運算放大器的偏置電流輸入端bias，源極接地；第三pmos晶體管p3的源極接電源，漏極接運算放大器的輸出端uout；第四nmos晶體管n4的柵極接運算放大器的偏置電流輸入端bias，源極接地，漏極接運算放大器的輸出端uout；該運算放大器還包括上述的彌勒補(bǔ)償電路，所述彌勒補(bǔ)償電路中第二電容c2的一端接第二nmos管n2的漏極輸出，第一電容c1的一端接運算放大器的輸出端uout。

本發(fā)明帶密勒補(bǔ)償電路的運算放大器，在傳統(tǒng)密勒補(bǔ)償電路的基礎(chǔ)上，增加了第二電容c2接于運算放大器第一級的輸出端。與傳統(tǒng)的密勒補(bǔ)償電路相比，本發(fā)明的密勒補(bǔ)償電路在增加運算放大器穩(wěn)定性的同時，并不會減小其帶寬，大大提高了運算放大器的性能。

應(yīng)當(dāng)理解的是，本發(fā)明的上述具體實施方式僅僅用于示例性說明或解釋本發(fā)明的原理，而不構(gòu)成對本發(fā)明的限制。因此，在不偏離本發(fā)明的精神和范圍的情況下所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。此外，本發(fā)明所附權(quán)利要求旨在涵蓋落入所附權(quán)利要求范圍和邊界、或者這種范圍和邊界的等同形式內(nèi)的全部變化和修改例。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明提供了一種用于運算放大器的密勒補(bǔ)償電路及運算放大器，屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域。該密勒補(bǔ)償電路包括：第一電容C1、第二電容C2和第一電阻R1；第二電容C2、第一電阻R1、第一電容C1依次串聯(lián)構(gòu)成彌勒補(bǔ)償電路。本發(fā)明還提供了一種包括彌勒補(bǔ)償電路的運算放大器，本發(fā)明帶密勒補(bǔ)償電路的運算放大器在傳統(tǒng)密勒補(bǔ)償電路的基礎(chǔ)上，增加了第二電容C2接于運算放大器第一級的輸出端。與傳統(tǒng)的密勒補(bǔ)償電路相比，本發(fā)明的密勒補(bǔ)償電路在增加運算放大器穩(wěn)定性的同時，并不會減小其帶寬，大大提高了運算放大器的性能。

技術(shù)研發(fā)人員：不公告發(fā)明人
受保護(hù)的技術(shù)使用者：長沙方星騰電子科技有限公司
技術(shù)研發(fā)日：2017.05.30
技術(shù)公布日：2017.09.22