本發(fā)明屬于cmos工藝集成電路領域，具體涉及一種針對輸出工作點進行失調(diào)電壓校正的運算放大器。

背景技術(shù)：

在運算放大器的制造過程中，由于cmos制造工藝的不確定性以及封裝過程中機械的壓力，所制備的運算放大器不可避免的存在著一定的失調(diào)電壓。致使放大器在正常工作時，其輸出總會疊加一個不期望的誤差，不可避免的對整個的電路性能尤其是精度造成了一定的影響，尤其是在直流小信號和高精度的應用場合中。目前有很多技術(shù)能夠減小或校正該失調(diào)電壓。諸如采用尺寸較大的晶體管、自校零和斬波技術(shù)等。在校正的過程中，需要在輸入端加入一個用來確定運放工作點的共模電壓，通過判斷運放的輸出來進行校正。對于不同的工作點來說，其失調(diào)電壓也不同。而運算放大器在閉環(huán)工作情況下，其輸出端工作點電壓由系統(tǒng)環(huán)路確定，往往與用戶所需要的工作點不同。因此當輸出端的工作電壓變化后，會對所校正的精度產(chǎn)生一定的影響。

正因為此，如何提供一種方法，針對運算放大器在不同的應用場合，得到最佳的失調(diào)校正，是本領域技術(shù)人員目前需要解決的問題。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種針對輸出工作點進行失調(diào)電壓校正的運算放大器，解決用戶所需工作點進行失調(diào)電壓校準時精度差的問題。

為實現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

一種針對輸出工作點進行失調(diào)電壓校正的運算放大器，包括運算放大器模塊、比較器模塊、邏輯控制模塊、校正邏輯模塊、iic接口和dac模塊；iic接口與dac模塊相連，dac模塊輸出端連接比較器模塊的同相輸入端；比較器模塊的反向輸入端接運算放大器模塊的輸出端vout；邏輯控制模塊的輸入端連接比較器模塊的輸出端；邏輯控制模塊的輸出端連接校正邏輯模塊的輸入端；

校正邏輯模塊包括四位遞增計數(shù)器和七位移位寄存器；其中四位遞增計數(shù)器輸出信號為a0、a1、a2、a3，七位移位寄存器輸出信號為b0、b1、b2、b3、b4、b5、b6；兩個寄存器的輸出端連接運算放大器模塊，用于控制運算放大器模塊內(nèi)部的開關(guān)。控制校正邏輯的信號有時鐘信號clk和復位信號。時鐘信號clk為同步電路的時鐘。復位信號在電路剛啟動時將四位遞增計數(shù)器和七位移位寄存器的值進行復位，使a0、a1、a2、a3初始時都輸出低電平，b0、b1、b2、b3、b4、b5、b6初始時都輸出高電平。

進一步的，所述運算放大器模塊為可編程的運算放大器，其電流鏡負載中的源頭并聯(lián)了四組mos管組，每組mos管組由一個mos管或若干串聯(lián)的mos管與一開關(guān)串聯(lián)而成，通過控制該mos管組開關(guān)的導通狀態(tài)，調(diào)整電流鏡負載中源頭的等效寬長比。

進一步的，運算放大器模塊包括nmos晶體管mn101、nmos晶體管mn102、nmos晶體管mn103、nmos晶體管mn104、nmos晶體管mn105、nmos晶體管mn106、nmos晶體管mn107、nmos晶體管mn108、nmos晶體管mn109、nmos晶體管mn110、nmos晶體管mn111、nmos晶體管mn112、nmos晶體管mn113、nmos晶體管mn114、pmos晶體管mp101、pmos晶體管mp102、電流源ib101、電流源ib102、開關(guān)k101、開關(guān)k102、開關(guān)k103、開關(guān)a101、開關(guān)a102、開關(guān)a103、開關(guān)a104、開關(guān)b0、開關(guān)b1、開關(guān)b2、開關(guān)b3、開關(guān)b4、開關(guān)b5、開關(guān)b6和電容c101；運算放大器模塊的同相輸入端經(jīng)開關(guān)k103與pmos晶體管mp102的柵極相連，反相輸入端經(jīng)開關(guān)k101與pmos晶體管mp101的柵極相連，開關(guān)k102一端接pmos晶體管mp101的柵極，另一端接同相輸入端；pmos晶體管mp101、pmos晶體管mp102、nmos晶體管mn101、nmos晶體管mn102、電流源ib101構(gòu)成了第一級放大器；pmos晶體管mp101和pmos晶體管mp102為輸入管，其源極相連，接電流源ib101的一端，電流源ib101的另一端接電源vdd；nmos晶體管mn101與nmos晶體管mn102構(gòu)成電流源負載，其源極相連接地；nmos晶體管mn101與nmos晶體管mn102的柵極相連，接nmos晶體管mn101的漏端；nmos晶體管mn101的漏端與pmos晶體管mp101的漏端相連；nmos晶體管mn102的漏端與nmos晶體管mn102的漏端相連；nmos晶體管mn102的漏端同時為第一級放大器的輸出端；nmos晶體管mn103、電容c101、ib102構(gòu)成第二級共源級放大器；第一級放大器的輸出端接nmos晶體管mn103的柵端，即nmos晶體管mn102的漏極接mn103的柵極；nmos晶體管mn103其源極接地，其漏端與電流源ib102的一端相接，電流源ib102為該放大電路提供偏置，電流源ib102的另一端接電源vdd；nmos晶體管mn104、nmos晶體管mn105、nmos晶體管mn106、nmos晶體管mn107、nmos晶體管mn108、nmos晶體管mn109、nmos晶體管mn110、nmos晶體管mn111、nmos晶體管mn112、nmos晶體管mn113、nmos晶體管mn114、開關(guān)a101、開關(guān)a102、開關(guān)a103、開關(guān)a104、開關(guān)b101、開關(guān)b102、開關(guān)b103、開關(guān)b104、開關(guān)b105、開關(guān)b106和開關(guān)b107成了校準電路，用來改變電流鏡源頭mn101的等效寬長比；nmos晶體管mn104漏極與柵極相連，接nmos晶體管mn101的漏極，nmos的晶體管mn104的源極接開關(guān)a104的一端，開關(guān)a104的另一端接地。nmos晶體管mn105漏極與柵極相連，接nmos晶體管mn101的漏極，nmos的晶體管mn105的源極接開關(guān)a103的一端，開關(guān)a103的另一端接地；nmos晶體管mn106漏極與柵極相連，接nmos晶體管mn101的漏極，nmos的晶體管mn106的源極接開關(guān)a102的一端，開關(guān)a2的另一端接地；nmos的晶體管mn107、nmos的晶體管mn108、nmos的晶體管mn109、nmos的晶體管mn110、nmos的晶體管mn111、nmos的晶體管mn112、nmos的晶體管mn113、nmos的晶體管mn114的以源漏相連的方式串聯(lián)，并且這些晶體管柵極相連，接mn101的漏極；nmos的晶體管mn107的漏極與其柵極相連，mn114的柵極接開關(guān)a101的一端，開關(guān)a101的另一端接地；開關(guān)b101并聯(lián)在nmos晶體管mn108的源漏兩端，開關(guān)b102并聯(lián)在nmos晶體管mn109的源漏兩端，開關(guān)b103并聯(lián)在nmos晶體管mn110的源漏兩端，開關(guān)b104并聯(lián)在nmos晶體管mn111的源漏兩端，開關(guān)b105并聯(lián)在nmos晶體管mn112的源漏兩端，開關(guān)b106并聯(lián)在nmos晶體管mn113的源漏兩端，開關(guān)b107并聯(lián)在nmos晶體管mn114的源漏兩端。

進一步的，校正邏輯模塊中，a0控制開關(guān)a101，a1控制開關(guān)a102，a2控制開關(guān)a103，a3控制開關(guān)a104；b0控制開關(guān)b101，b1控制開關(guān)b102，b2控制開關(guān)b103，b3控制開關(guān)b104，b4控制開關(guān)b105，b5控制開關(guān)b106，b6控制開關(guān)b107；校正邏輯模塊的端口a0、a1、a2、a3、b0、b1、b2、b3、b4、b5、b6輸出高電平時，其對應控制的開關(guān)閉合；輸出低電平時，其對應控制的開關(guān)斷開；四位遞增計數(shù)器的初始值為0000,七位移位寄存器的初始值為1111111。

進一步的，nmos晶體管mn101的尺寸比晶體管mn102的小；nmos晶體管mn104、nmos晶體管mn105、nmos晶體管mn106、nmos晶體管mn107的尺寸之比為8：4：2：1，用來粗調(diào)nmos晶體管mn101的等效寬長比；nmos晶體管mn107、nmos晶體管mn108、nmos晶體管mn109、nmos晶體管mn110、nmos晶體管mn111、nmos晶體管mn112、nmos晶體管mn113、nmos晶體管mn114的尺寸相同，用來細調(diào)nmos晶體管mn101的等效寬長比。

進一步的，運算放大器模塊還能夠為包括nmos晶體管mn201、nmos晶體管mn202、nmos晶體管mn203、nmos晶體管mn204、nmos晶體管mn205、pmos晶體管mp201、pmos晶體管mp202、pmos晶體管mp203、pmos晶體管mp204、pmos晶體管mp205、pmos晶體管mp206、pmos晶體管mp207、pmos晶體管mp208、pmos晶體管mp209、pmos晶體管mp210、pmos晶體管mp211、pmos晶體管mp212、pmos晶體管mp213、pmos晶體管mp214、pmos晶體管mp215、電流源ib201、電流源ib202、開關(guān)k201、開關(guān)k202、開關(guān)k203、開關(guān)a201、開關(guān)a202、開關(guān)a203、開關(guān)a204、開關(guān)b201、開關(guān)b202、開關(guān)b203、開關(guān)b204、開關(guān)b205、開關(guān)b206、開關(guān)b207和電容c201；

運算放大器模塊的同相輸入端經(jīng)開關(guān)k203與mn202的柵極相連，反相輸入端經(jīng)開關(guān)k201與nmos晶體管mn201的柵極相連，開關(guān)k202一端接nmos晶體管mn201的柵極，另一端接同相輸入端；nmos晶體管mn201、nmos晶體管mn202、nmos晶體管mn203、nmos晶體管mn204、pmos晶體管mp201、pmos晶體管mp202、pmos晶體管mp203、pmos晶體管mp204、電流源ib201組成第一級套筒式放大器；nmos晶體管mn201和nmos晶體管mn202的源極相連，接電流源ib201的一端，電流源ib201為第一級放大電路提供偏置，電流源ib201的另一端接地；nmos晶體管mn203的源極接mn201的漏極，nmos晶體管mn204的源極接mn202的漏極；nmos晶體管mn203與nmos晶體管mn204的柵極相連，由外部電壓vb提供偏置；pmos晶體管mp201、pmos晶體管mp202、pmos晶體管mp203、pmos晶體管mp204組成共源共柵電流鏡結(jié)構(gòu)；pmos晶體管mp201與pmos晶體管mp202的源極相連，接電源vdd；pmos晶體管mp201與pmos晶體管mp202的柵極相連，接pmos晶體管mp201的漏極。pmos晶體管mp201的漏極與pmos晶體管mp203的源極相連，pmos晶體管mp202的漏極與pmos晶體管mp204的源極相連；pmos晶體管mp203與pmos晶體管mp204的柵極相連，接pmos晶體管mp203的漏極；pmos晶體管mp203的漏極接nmos晶體管mn203的漏極，pmos晶體管mp204的漏極接nmos晶體管mn204的漏極，并且pmos晶體管mp204的漏極為第一級放大器的輸出端。nmos晶體管mn205、電容c201、電流源ib202共同組成第二級放大器；nmos晶體管mn205的柵極接第一級放大器的輸出，即nmos晶體管mn205的柵極與mn204的漏極相連；nmos晶體管mn205的漏極與電流源ib202的一端相連，電流源ib202為第二級放大電路提供偏置，電流源ib202的另一端接電源vdd；mos晶體管mn205的源極接地；電容c201為彌勒補償電容，一端接nmos晶體管mn205的柵極，另一端接nmos晶體管mn205的漏極；pmos晶體管mp205、pmos晶體管mp206、pmos晶體管mp207、pmos晶體管mp208、pmos晶體管mp209、pmos晶體管mp210、pmos晶體管mp211、pmos晶體管mp212、pmos晶體管mp213、pmos晶體管mp214、pmos晶體管mp215、開關(guān)a201、開關(guān)a202、開關(guān)a203、開關(guān)a204、開關(guān)b201、開關(guān)b202、開關(guān)b203、開關(guān)b204、開關(guān)b205、開關(guān)b206、開關(guān)b207組成了校準電路，用來改變電流鏡源頭mp201的等效寬長比；

pmos晶體管mp205漏極與柵極相連，接pmos晶體管mp201的漏極，pmos的晶體管mp205的源極接開關(guān)a204的一端，開關(guān)a204的另一端接電源vdd；pmos晶體管mp206漏極與柵極相連接pmos晶體管mp201的漏極，pmos的晶體管mp206的源極接開關(guān)a203的一端，開關(guān)a203的另一端接電源vdd；pmos晶體管mp207漏極與柵極相連接pmos晶體管mp201的漏極，pmos的晶體管mp207的源極接開關(guān)a202的一端，開關(guān)a202的另一端接電源vdd。pmos的晶體管mp208、pmos的晶體管mp209、pmos的晶體管mp210、pmos的晶體管mp211、pmos的晶體管mp212、pmos的晶體管mp213、pmos的晶體管mp214、pmos的晶體管mp215的按源漏相接的方式串聯(lián)，并且這些晶體管的柵極相連，接mp201的漏極。pmos晶體管mp215的柵極與漏極相連；pmos晶體管mp208的源極接開關(guān)a201的一端，開關(guān)a201的另一端接電源vdd；開關(guān)b201并聯(lián)在pmos晶體管mp208的源漏兩端，開關(guān)b202并聯(lián)在pmos晶體管mp209的源漏兩端，開關(guān)b203并聯(lián)在pmos晶體管mp210的源漏兩端，開關(guān)b204并聯(lián)在pmos晶體管mp211的源漏兩端，開關(guān)b205并聯(lián)在pmos晶體管mp212的源漏兩端，開關(guān)b206并聯(lián)在pmos晶體管mp213的源漏兩端，開關(guān)b207并聯(lián)在pmos晶體管mp214的源漏兩端。

進一步的，pmos晶體管mp201的尺寸比pmos晶體管mp202的小；pmos晶體管mp205、pmos晶體管mp206、pmos晶體管mp207、pmos晶體管mp208的尺寸之比為8：4：2：1，用來粗調(diào)pmos晶體管mp201的等效寬長比；pmos晶體管mp208、pmos晶體管mp209、pmos晶體管mp210、pmos晶體管mp211、pmos晶體管mp212、pmos晶體管mp213、pmos晶體管mp214、pmos晶體管mp215的尺寸相同，用來細調(diào)pmos晶體管mp201的等效寬長比。

進一步的，校正邏輯模塊中，a0控制開關(guān)a201，a1控制開關(guān)a202，a2控制開關(guān)a203，a3控制開關(guān)a204；b0控制開關(guān)b201，b1控制開關(guān)b202，b2控制開關(guān)b203，b3控制開關(guān)b204，b4控制開關(guān)b205，b5控制開關(guān)b206，b6控制開關(guān)b207；校正邏輯模塊的端口a0、a1、a2、a3、b0、b1、b2、b3、b4、b5、b6輸出高電平時，其對應控制的開關(guān)閉合；輸出低電平時，其對應控制的開關(guān)斷開；4位遞增計數(shù)器的初始值為0000,7位移位寄存器的初始值為1111111。

與現(xiàn)有技術(shù)相比，本發(fā)明有以下技術(shù)效果：

本發(fā)明的運算放大器能針對用戶所需要的工作點進行失調(diào)的校正，在用戶所需的工作點處得到最小的失調(diào)電壓，使運算放大器能夠更好的適應用戶的要求。

本發(fā)明的校正失調(diào)的過程分為粗調(diào)和細調(diào)，以并聯(lián)晶體管的方式進行粗調(diào)，以串聯(lián)晶體管的方式進行細調(diào)，提高了校正的精度。

附圖說明

圖1是本發(fā)明的結(jié)構(gòu)框圖；

圖2是本發(fā)明實施例1中的電路原理圖；

圖3是本發(fā)明實施例2中的電路原理圖；

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面結(jié)合附圖和實施例對本發(fā)明做進一步說明。顯然，所描述的實施例僅是本發(fā)明一部分的實施例，而不是全部的實施例?；诒景l(fā)明的實施例，本領域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下獲得的所有其他實施例都屬于本發(fā)明保護的范圍。

請參閱圖1，一種針對輸出工作點進行失調(diào)電壓校正的運算放大器，包括運算放大器模塊、比較器模塊、邏輯控制模塊、校正邏輯模塊、iic接口和dac模塊；iic接口與dac模塊相連，dac模塊輸出端連接比較器模塊的同相輸入端；比較器模塊的反向輸入端接運算放大器模塊的輸出端vout；邏輯控制模塊的輸入端連接比較器模塊的輸出端；邏輯控制模塊的輸出端連接校正邏輯模塊的輸入端；

校正邏輯模塊包括四位遞增計數(shù)器和七位移位寄存器；其中四位遞增計數(shù)器輸出信號為a0、a1、a2、a3，七位移位寄存器輸出信號為b0、b1、b2、b3、b4、b5、b6；兩個寄存器的輸出端連接運算放大器模塊，用于控制運算放大器模塊內(nèi)部的開關(guān)。

所述運算放大器模塊為可編程的運算放大器，其電流鏡負載中的源頭并聯(lián)了四組mos管組，每組mos管組由一個mos管或若干串聯(lián)的mos管與一開關(guān)串聯(lián)而成，通過控制該mos管組開關(guān)的導通狀態(tài)，調(diào)整電流鏡負載中源頭的等效寬長比。

實施例1：

參見圖2，所述的運算放大器主體電路包括：nmos晶體管mn101、nmos晶體管mn102、nmos晶體管mn103、nmos晶體管mn104、nmos晶體管mn105、nmos晶體管mn106、nmos晶體管mn107、nmos晶體管mn108、nmos晶體管mn109、nmos晶體管mn110、nmos晶體管mn111、nmos晶體管mn112、nmos晶體管mn113、nmos晶體管mn114、pmos晶體管mp101、pmos晶體管mp102、電流源ib101、電流源ib102、開關(guān)k101、開關(guān)k102、開關(guān)k103、開關(guān)a101、開關(guān)a102、開關(guān)a103、開關(guān)a104、開關(guān)b0、開關(guān)b1、開關(guān)b2、開關(guān)b3、開關(guān)b4、開關(guān)b5、開關(guān)b6、電容c101。

參見圖2，所述運算放大器的同相輸入端經(jīng)開關(guān)k103與pmos晶體管mp102的柵極相連，反相輸入端經(jīng)開關(guān)k101與pmos晶體管mp101的柵極相連，開關(guān)k102一端接pmos晶體管mp101的柵極，另一端接同相輸入端。pmos晶體管mp101、pmos晶體管mp102、nmos晶體管mn101、nmos晶體管mn102、電流源ib101構(gòu)成了第一級放大器。pmos晶體管mp101和pmos晶體管mp102為輸入管，其源極相連，接電流源ib101的一端，電流源ib101的另一端接電源vdd。nmos晶體管mn101與nmos晶體管mn102構(gòu)成電流源負載，其源極相連接地。nmos晶體管mn101與nmos晶體管mn102的柵極相連，接nmos晶體管mn101的漏端。nmos晶體管mn101的漏端與pmos晶體管mp101的漏端相連。nmos晶體管mn102的漏端與nmos晶體管mn102的漏端相連。nmos晶體管mn102的漏端同時為第一級放大器的輸出端。nmos晶體管mn103、電容c101、ib102構(gòu)成第二級共源級放大器。第一級放大器的輸出端接nmos晶體管mn103的柵端，即nmos晶體管mn102的漏極接mn103的柵極。nmos晶體管mn103其源極接地，其漏端與電流源ib102的一端相接，電流源ib102為該放大電路提供偏置，電流源ib102的另一端接電源vdd。nmos晶體管mn104、nmos晶體管mn105、nmos晶體管mn106、nmos晶體管mn107、nmos晶體管mn108、nmos晶體管mn109、nmos晶體管mn110、nmos晶體管mn111、nmos晶體管mn112、nmos晶體管mn113、nmos晶體管mn114、開關(guān)a101、開關(guān)a102、開關(guān)a103、開關(guān)a104、開關(guān)b101、開關(guān)b102、開關(guān)b103、開關(guān)b104、開關(guān)b105、開關(guān)b106、開關(guān)b107成了校準電路，用來改變電流鏡源頭mn101的等效寬長比。nmos晶體管mn104漏極與柵極相連，接nmos晶體管mn101的漏極，nmos的晶體管mn104的源極接開關(guān)a104的一端，開關(guān)a104的另一端接地。nmos晶體管mn105漏極與柵極相連，接nmos晶體管mn101的漏極，nmos的晶體管mn105的源極接開關(guān)a103的一端，開關(guān)a103的另一端接地。nmos晶體管mn106漏極與柵極相連，接nmos晶體管mn101的漏極，nmos的晶體管mn106的源極接開關(guān)a102的一端，開關(guān)a2的另一端接地。nmos的晶體管mn107、nmos的晶體管mn108、nmos的晶體管mn109、nmos的晶體管mn110、nmos的晶體管mn111、nmos的晶體管mn112、nmos的晶體管mn113、nmos的晶體管mn114的以源漏相連的方式串聯(lián)，并且這些晶體管柵極相連，接mn101的漏極。nmos的晶體管mn107的漏極與其柵極相連，mn114的柵極接開關(guān)a101的一端，開關(guān)a101的另一端接地。開關(guān)b101并聯(lián)在nmos晶體管mn108的源漏兩端，開關(guān)b102并聯(lián)在nmos晶體管mn109的源漏兩端，開關(guān)b103并聯(lián)在nmos晶體管mn110的源漏兩端，開關(guān)b104并聯(lián)在nmos晶體管mn111的源漏兩端，開關(guān)b105并聯(lián)在nmos晶體管mn112的源漏兩端，開關(guān)b106并聯(lián)在nmos晶體管mn113的源漏兩端，開關(guān)b107并聯(lián)在nmos晶體管mn114的源漏兩端。

校正邏輯(u4)中，a0控制開關(guān)a101，a1控制開關(guān)a102，a2控制開關(guān)a103，a3控制開關(guān)a104。b0控制開關(guān)b101，b1控制開關(guān)b102，b2控制開關(guān)b103，b3控制開關(guān)b104，b4控制開關(guān)b105，b5控制開關(guān)b106，b6控制開關(guān)b107。校正邏輯(u4)的端口a0、a1、a2、a3、b0、b1、b2、b3、b4、b5、b6輸出高電平時，其對應控制的開關(guān)閉合；輸出低電平時，其對應控制的開關(guān)斷開。4位遞增計數(shù)器的初始值為0000,7位移位寄存器(u8)的初始值為1111111。

在設計運放參數(shù)時，nmos晶體管mn101的尺寸比晶體管mn102略小。這樣不僅可以在校正前確保輸出端vout的電平是一個確定的高電平，同時校正失時僅需要對nmos晶體管mn101并聯(lián)晶體管增大其等效的寬長比即可。nmos晶體管mn104、nmos晶體管mn105、nmos晶體管mn106、nmos晶體管mn107的尺寸之比為8：4：2：1，用來粗調(diào)nmos晶體管mn101的等效寬長比。nmos晶體管mn107、nmos晶體管mn108、nmos晶體管mn109、nmos晶體管mn110、nmos晶體管mn111、nmos晶體管mn112、nmos晶體管mn113、nmos晶體管mn114的尺寸相同，用來細調(diào)nmos晶體管mn101的等效寬長比。

在校正初始狀態(tài)，開關(guān)k103斷開，開關(guān)k102閉合，開關(guān)k104為一常閉合的開關(guān)，用于平衡輸入端負載，開關(guān)a0、開關(guān)a1、開關(guān)a2、開關(guān)a3斷開，開關(guān)b0、開關(guān)b1、開關(guān)b2、開關(guān)b3、開關(guān)b4、開關(guān)b5、開關(guān)b6閉合。校正時在同相輸入端接一個共模電壓，確定其直流工作點，同時iic接口(u5)接收到用戶需要的工作點電壓數(shù)據(jù)，由dac模塊(u6)輸出。因為運算放大器初始狀態(tài)，輸出端電壓為高電平vdd，dac模塊的輸出介于地與電源之間，因此比較器u2的輸出為低電平。開始校準后，4為遞增計數(shù)器逐漸遞增，控制著并聯(lián)在nmos晶體管mn101上的晶體管的個數(shù)逐漸增加，每一個時鐘周期增加一個單位的晶體管。當nmos晶體管mn101上的晶體管的到達一定值時，運算放大器輸出電平會翻轉(zhuǎn)為低電平，使比較器u2輸出高電平。此時粗調(diào)過程結(jié)束，4位遞增計數(shù)器的值保持不變，即開關(guān)a101、開關(guān)a102、開關(guān)a103、開關(guān)a104的開關(guān)狀態(tài)保持不變。粗調(diào)過程結(jié)束后，開始細調(diào)，7位移位寄存器(u8)每一個時鐘周期移入一個零，控制著串聯(lián)著nmos晶體管mn107的晶體管個數(shù)逐漸增加，即nmos晶體管mn107的等效寬長比逐漸減小。因此并聯(lián)在nmos晶體管mn101的個數(shù)減小。當運算放大器輸出端vout電平翻轉(zhuǎn)到高電平時，比較器u2翻轉(zhuǎn)至低電平。說明細調(diào)過程結(jié)束。此時保存7位遞減計數(shù)器(u8)的值保持不變。

當運算放大器正常工作時，開關(guān)k102斷開，開關(guān)k103閉合。

實施例2：

本實施例的運算放大器結(jié)構(gòu)與實施例1中的相同，將運放主體模塊中的增益級換為套筒式運算放大器結(jié)構(gòu)。

參見圖2，所述的運算放大器主體電路包括：nmos晶體管mn201、nmos晶體管mn202、nmos晶體管mn203、nmos晶體管mn204、nmos晶體管mn205、pmos晶體管mp201、pmos晶體管mp202、pmos晶體管mp203、pmos晶體管mp204、pmos晶體管mp205、pmos晶體管mp206、pmos晶體管mp207、pmos晶體管mp208、pmos晶體管mp209、pmos晶體管mp210、pmos晶體管mp211、pmos晶體管mp212、pmos晶體管mp213、pmos晶體管mp214、pmos晶體管mp215、電流源ib201、電流源ib202、開關(guān)k201、開關(guān)k202、開關(guān)k203、開關(guān)a201、開關(guān)a202、開關(guān)a203、開關(guān)a204、開關(guān)b201、開關(guān)b202、開關(guān)b203、開關(guān)b204、開關(guān)b205、開關(guān)b206、開關(guān)b207、電容c201。

參見圖2，所述運算放大器的同相輸入端經(jīng)開關(guān)k203與mn202的柵極相連，反相輸入端經(jīng)開關(guān)k201與nmos晶體管mn201的柵極相連，開關(guān)k202一端接nmos晶體管mn201的柵極，另一端接同相輸入端。nmos晶體管mn201、nmos晶體管mn202、nmos晶體管mn203、nmos晶體管mn204、pmos晶體管mp201、pmos晶體管mp202、pmos晶體管mp203、pmos晶體管mp204、電流源ib201組成第一級套筒式放大器。nmos晶體管mn201和nmos晶體管mn202的源極相連，接電流源ib201的一端，電流源ib201為第一級放大電路提供偏置，電流源ib201的另一端接地。nmos晶體管mn203的源極接mn201的漏極，nmos晶體管mn204的源極接mn202的漏極。nmos晶體管mn203與nmos晶體管mn204的柵極相連，由外部電壓vb提供偏置。pmos晶體管mp201、pmos晶體管mp202、pmos晶體管mp203、pmos晶體管mp204組成共源共柵電流鏡結(jié)構(gòu)。pmos晶體管mp201與pmos晶體管mp202的源極相連，接電源vdd。pmos晶體管mp201與pmos晶體管mp202的柵極相連，接pmos晶體管mp201的漏極。pmos晶體管mp201的漏極與pmos晶體管mp203的源極相連，pmos晶體管mp202的漏極與pmos晶體管mp204的源極相連。pmos晶體管mp203與pmos晶體管mp204的柵極相連，接pmos晶體管mp203的漏極。pmos晶體管mp203的漏極接nmos晶體管mn203的漏極，pmos晶體管mp204的漏極接nmos晶體管mn204的漏極，并且pmos晶體管mp204的漏極為第一級放大器的輸出端。nmos晶體管mn205、電容c201、電流源ib202共同組成第二級放大器。nmos晶體管mn205的柵極接第一級放大器的輸出，即nmos晶體管mn205的柵極與mn204的漏極相連。nmos晶體管mn205的漏極與電流源ib202的一端相連，電流源ib202為第二級放大電路提供偏置，電流源ib202的另一端接電源vdd。mos晶體管mn205的源極接地。電容c201為彌勒補償電容，一端接nmos晶體管mn205的柵極，另一端接nmos晶體管mn205的漏極。pmos晶體管mp205、pmos晶體管mp206、pmos晶體管mp207、pmos晶體管mp208、pmos晶體管mp209、pmos晶體管mp210、pmos晶體管mp211、pmos晶體管mp212、pmos晶體管mp213、pmos晶體管mp214、pmos晶體管mp215、開關(guān)a201、開關(guān)a202、開關(guān)a203、開關(guān)a204、開關(guān)b201、開關(guān)b202、開關(guān)b203、開關(guān)b204、開關(guān)b205、開關(guān)b206、開關(guān)b207組成了校準電路，用來改變電流鏡源頭mp201的等效寬長比。

pmos晶體管mp205漏極與柵極相連，接pmos晶體管mp201的漏極，pmos的晶體管mp205的源極接開關(guān)a204的一端，開關(guān)a204的另一端接電源vdd。pmos晶體管mp206漏極與柵極相連接pmos晶體管mp201的漏極，pmos的晶體管mp206的源極接開關(guān)a203的一端，開關(guān)a203的另一端接電源vdd。pmos晶體管mp207漏極與柵極相連接pmos晶體管mp201的漏極，pmos的晶體管mp207的源極接開關(guān)a202的一端，開關(guān)a202的另一端接電源vdd。pmos的晶體管mp208、pmos的晶體管mp209、pmos的晶體管mp210、pmos的晶體管mp211、pmos的晶體管mp212、pmos的晶體管mp213、pmos的晶體管mp214、pmos的晶體管mp215的按源漏相接的方式串聯(lián)，并且這些晶體管的柵極相連，接mp201的漏極。pmos晶體管mp215的柵極與漏極相連。pmos晶體管mp208的源極接開關(guān)a201的一端，開關(guān)a201的另一端接電源vdd。開關(guān)b201并聯(lián)在pmos晶體管mp208的源漏兩端，開關(guān)b202并聯(lián)在pmos晶體管mp209的源漏兩端，開關(guān)b203并聯(lián)在pmos晶體管mp210的源漏兩端，開關(guān)b204并聯(lián)在pmos晶體管mp211的源漏兩端，開關(guān)b205并聯(lián)在pmos晶體管mp212的源漏兩端，開關(guān)b206并聯(lián)在pmos晶體管mp213的源漏兩端，開關(guān)b207并聯(lián)在pmos晶體管mp214的源漏兩端。

校正邏輯(u4)中，a0控制開關(guān)a201，a1控制開關(guān)a202，a2控制開關(guān)a203，a3控制開關(guān)a204。b0控制開關(guān)b201，b1控制開關(guān)b202，b2控制開關(guān)b203，b3控制開關(guān)b204，b4控制開關(guān)b205，b5控制開關(guān)b206，b6控制開關(guān)b207。校正邏輯(u4)的端口a0、a1、a2、a3、b0、b1、b2、b3、b4、b5、b6輸出高電平時，其對應控制的開關(guān)閉合；輸出低電平時，其對應控制的開關(guān)斷開。4位遞增計數(shù)器的初始值為0000,7位移位寄存器的初始值為1111111。

在設計運放參數(shù)時，pmos晶體管mp201的尺寸比pmos晶體管mp202略小。這樣不僅可以在校正前確保輸出端vout的電平是一個確定的低電平，同時校正失時僅需要對pmos晶體管mp201并聯(lián)晶體管增大其等效的寬長比即可。pmos晶體管mp205、pmos晶體管mp206、pmos晶體管mp207、pmos晶體管mp208的尺寸之比為8：4：2：1，用來粗調(diào)pmos晶體管mp201的等效寬長比。pmos晶體管mp208、pmos晶體管mp209、pmos晶體管mp210、pmos晶體管mp211、pmos晶體管mp212、pmos晶體管mp213、pmos晶體管mp214、pmos晶體管mp215的尺寸相同，用來細調(diào)pmos晶體管mp201的等效寬長比。

在校正初始狀態(tài)，開關(guān)k201斷開，開關(guān)k202閉合，開關(guān)k204為一常閉合的開關(guān)，用于平衡輸入端負載，開關(guān)a201、開關(guān)a202、開關(guān)a203、開關(guān)a204斷開，開關(guān)b201、開關(guān)b202、開關(guān)b203、開關(guān)b204、開關(guān)b205、開關(guān)b206、開關(guān)b207閉合。校正時在同相輸入端接一個共模電壓，確定運算放大器的直流工作點，同時iic接口(u5)接收到用戶需要的工作點電壓數(shù)據(jù)，由dac模塊(u6)輸出。因為運算放大器初始狀態(tài)，輸出端電壓為低電平，dac模塊的輸出介于地與電源之間，因此比較器u2的輸出為高電平。開始校準后，4為遞增計數(shù)器逐漸遞增，控制著并聯(lián)在pmos晶體管mp201上的晶體管的個數(shù)逐漸增加，每一個時鐘周期增加一個單位的晶體管。當pmos晶體管mp201上的晶體管的到達一定值時，運算放大器輸出端vout的電平會翻轉(zhuǎn)為高電平，使比較器u2輸出低電平。此時粗調(diào)過程結(jié)束，4位遞增計數(shù)器的值保持不變，即開關(guān)a201、開關(guān)a202、開關(guān)a203、開關(guān)a204的開關(guān)狀態(tài)保持不變。粗調(diào)過程結(jié)束后，開始細調(diào)。7位移位寄存器(u8)每一個時鐘周期移入一位零，控制著串聯(lián)著nmos晶體管mn208的晶體管個數(shù)逐漸增加，即pmos晶體管mp201的等效寬長比逐漸減小。因此并聯(lián)在pmos晶體管mp201的個數(shù)減小。當運算放大器輸出端vout電平翻轉(zhuǎn)到低電平時，比較器u2翻轉(zhuǎn)至高電平。說明細調(diào)過程結(jié)束。此時保存7位移位寄存器(u8)的值保持不變。

以上實例和圖示并非限定本發(fā)明的產(chǎn)品形態(tài)和式樣，不構(gòu)成對本發(fā)明的任何限制，顯然在本發(fā)明的構(gòu)思下可以對其電路進行不同的變更與改進，但這些均在本發(fā)明的保護之列。