本發(fā)明屬于cmos工藝集成電路領(lǐng)域，具體涉及一種基于調(diào)節(jié)有源負(fù)載的低失調(diào)運(yùn)算放大器。

背景技術(shù)：

因?yàn)榧呻娐分圃旃に囍忻恳坏拦ば虻牟淮_定性，所制備的運(yùn)算放大器不可避免的存在著失調(diào)電壓的問題。采用雙極性晶體管工藝設(shè)計(jì)的運(yùn)算放大器，其失調(diào)電壓都能夠達(dá)到較為理想的效果，但雙極性晶體管器件的功耗大、成本高，因此很少采用。當(dāng)今主流的生產(chǎn)工藝為cmos工藝，具有低成本、低功耗、高集成度的特點(diǎn)。但基于cmos工藝所設(shè)計(jì)的運(yùn)算放大器，其運(yùn)放失調(diào)的經(jīng)典值為10mv左右，在很多應(yīng)用場(chǎng)合中都無法被容忍。運(yùn)算放大器的失調(diào)電壓有兩個(gè)分量：一個(gè)是系統(tǒng)失調(diào)，這是由于電路中器件尺寸設(shè)置不合理或偏置條件導(dǎo)致的失調(diào)；另一個(gè)是隨機(jī)失調(diào)電壓，這是制造工藝不可避免的隨機(jī)誤差導(dǎo)致的失調(diào)。為了得到更好的匹配性來降低放大器的隨機(jī)失調(diào)，低失調(diào)的運(yùn)算放大器通常使用大尺寸的輸入管和大尺寸的有源負(fù)載，但帶來了額外的電容并且需要消耗非常大的面積。

本發(fā)明提出了一種新穎的cmos運(yùn)算放大器失調(diào)校正技術(shù)，以調(diào)整有源負(fù)載的溝道長度的方式來提高其對(duì)稱性，有效的解決了運(yùn)算放大器的失調(diào)問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種基于調(diào)節(jié)有源負(fù)載的低失調(diào)運(yùn)算放大器，解決運(yùn)算放大器失調(diào)的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

一種基于調(diào)節(jié)有源負(fù)載的低失調(diào)運(yùn)算放大器，包括運(yùn)算放大器模塊、比較器模塊、邏輯控制單元和四位逐次逼近寄存器；比較器模塊同相輸入端接運(yùn)算放大器模塊的檢測(cè)電壓vdec，反相輸入端接vdd/2；邏輯控制單元的輸入端接比較器模塊的輸出端；四位逐次逼近比較寄存器連接邏輯控制單元的輸出端，四位逐次逼近比較寄存器的輸出端口為a0、a1、a2和a3四個(gè)端口，用來調(diào)整串聯(lián)在有源負(fù)載一邊的晶體管的數(shù)目。

進(jìn)一步的，運(yùn)算放大器模塊分為三個(gè)部分：增益級(jí)、檢測(cè)級(jí)和輸出級(jí)；

增益級(jí)包括pmos晶體管mp101、pmos晶體管mp102、nmos晶體管mn101、nmos晶體管mn102、nmos晶體管mn105、nmos晶體管mn106、nmos晶體管mn107、nmos晶體管mn108、電流源ib101、開關(guān)k101、開關(guān)k102、開關(guān)k104、開關(guān)a101、開關(guān)a102、開關(guān)a103、開關(guān)a104；同相輸入端經(jīng)k104接pmos晶體管mp102的柵極，反相輸入端經(jīng)k101接pmos晶體管mp101的柵極，開關(guān)k102一端接同相輸入端，另一端接pmos晶體管mp101的柵極；pmos晶體管mp101與pmos晶體管mp102為運(yùn)放的輸入管，其源極相連，接偏置電流源ib101的一端，電流源ib101的另一端接電源vdd；nmos晶體管mn101與nmos晶體管mn102構(gòu)成電流鏡負(fù)載；nmos晶體管mn101為電流鏡的源頭，其漏極與pmos晶體管mp101的漏極相連，且源極接地；nmos晶體管mn102的漏極與pmos晶體管mp102的漏極相連，同時(shí)nmos晶體管mn102的漏極也為增益級(jí)的輸出端；nmos晶體管mn102的柵極接nmos晶體管mn101的漏極；nmos晶體管mn105、nmos晶體管mn106、nmos晶體管mn107、nmos晶體管mn108的柵極相連，接nmos晶體管mn101的柵極，并且以源漏相接的方式串聯(lián)；nmos晶體管mn105的漏極接nmos晶體管mn102的源級(jí)，nmos晶體管mn108的源極接地；開關(guān)a101并聯(lián)在nmos晶體管mn105的源漏兩端，開關(guān)a102并聯(lián)在nmos晶體管mn106的源漏兩端，開關(guān)a103并聯(lián)在nmos晶體管mn106的源漏兩端，開關(guān)a104并聯(lián)在nmos晶體管mn107的源漏兩端；

檢測(cè)級(jí)包括nmos晶體管mn103和電流源ib102；增益級(jí)的輸出端接nmos晶體管mn103的柵極，即nmos晶體管mn102的漏極與nmos晶體管mn103柵極相連；nmos晶體管mn103由電流源ib102提供偏置，其漏極接電流源ib102的一端，且源極接地；電流源ib102的另一端接電源vdd；nmos晶體管mn103的漏極輸出電壓信號(hào)vdec；

輸出級(jí)包括nmos晶體管mn104、電流源ib103、開關(guān)k103、開關(guān)k105和電容c101；nmos晶體管mn104的柵極經(jīng)開關(guān)k105接增益級(jí)放大器的輸出端，即nmos晶體管mn102的漏極接開關(guān)k105的一端，開關(guān)k105的另一端與nmos晶體管mn104的柵極相連；nmos晶體管mn104漏極為輸出端vout，其源極接地；電流源ib103用來偏置nmos晶體管mn104，一端接nmos晶體管mn104的漏極，另一端接電源vdd；電容c101為彌勒補(bǔ)償電容，一端接nmos晶體管mn104的漏極，另一端接nmos晶體管mn104的柵極；開關(guān)k103一端接nmos晶體管mn104的柵極，另一端接地。

進(jìn)一步的，增益級(jí)還能夠?yàn)榘╬mos晶體管mp201、pmos晶體管mp202、pmos晶體管mp203、pmos晶體管mp204、pmos晶體管mp205、pmos晶體管mp206、nmos晶體管mn201、nmos晶體管mn202、nmos晶體管mn203、nmos晶體管mn204、nmos晶體管mn207、nmos晶體管mn208、nmos晶體管mn209、nmos晶體管mn210、電流源ib201、開關(guān)k201、開關(guān)k202、開關(guān)k204、開關(guān)a201、開關(guān)a202、開關(guān)a203和開關(guān)a204；同相輸入端經(jīng)k204接pmos晶體管mp202的柵極，反相輸入端經(jīng)k201接pmos晶體管mp201的柵極；開關(guān)k202一端接同相輸入端，另一端接pmos晶體管mp201的柵極；pmos晶體管mp201與pmos晶體管mp202為運(yùn)放的輸入管，其源極相連，接偏置電流源ib201的一端，偏置電流源ib201的另一端接電源vdd；pmos晶體管mp201的漏極接nmos晶體管mn201的漏極，pmos晶體管mp202的漏極接nmos晶體管mn202的漏極；nmos晶體管mn201的漏極接nmos晶體管mn203的源極，并且其源極接地；nmos晶體管mn202的漏極接nmos晶體管mn204的源極；nmos晶體管mn201與nmos晶體管mn202的柵極相連，由外部電壓vb1提供偏置；nmos晶體管mn203與nmos晶體管mn204的柵極相連，由外部電壓vb2提供偏置；pmos晶體管mp203、pmos晶體管mp204、pmos晶體管mp205、pmos晶體管mp206構(gòu)成共源共柵電流鏡負(fù)載；pmos晶體管mp205的漏極與nmos晶體管mn203的漏極相連，pmos晶體管mp206的漏極與nmos晶體管mn204的漏極相連，并且pmos晶體管mp206的漏極為增益級(jí)放大器的輸出端；pmos晶體管mp205的源極與pmos晶體管mp203的漏極相連，pmos晶體管mp206的源極與pmos晶體管mp204的漏極相連，pmos晶體管mp203與pmos晶體管mp204的源極相連，接電源vdd，其柵極相連，接pmos晶體管mp203的漏極；pmos晶體管mp205與pmos晶體管mp206的柵極相連，接pmos晶體管mp205的漏極；nmos晶體管mn207、nmos晶體管mn208、nmos晶體管mn209、nmos晶體管mn210用來調(diào)整nmos晶體管mn202的等效長度，這些晶體管的柵極相連，接nmos晶體管mn201的柵極，并且以源漏相接的方式串聯(lián)；nmos晶體管mn207的漏極接nmos晶體管mn202的源極，nmos晶體管mn210的源極接地；開關(guān)a201并聯(lián)在nmos晶體管mn207的源漏兩端，開關(guān)a202并聯(lián)在nmos晶體管mn208的源漏兩端，開關(guān)a203并聯(lián)在nmos晶體管mn209的源漏兩端，開關(guān)a204并聯(lián)在nmos晶體管mn210的源漏兩端。

進(jìn)一步的，nmos晶體管mn105、nmos晶體管mn106、nmos晶體管mn107和nmos晶體管mn108用來調(diào)整nmos晶體管mn102的等效長度。

進(jìn)一步的，邏輯控制單元輸出k1、k2、k3和k4控制運(yùn)算放大器內(nèi)部開關(guān)狀態(tài)，用來切換放大器的工作模式。

與現(xiàn)有技術(shù)相比，本發(fā)明有以下技術(shù)效果：

本發(fā)明按逐次逼近(sar)的方式來調(diào)整有源負(fù)載一邊的長度來校正運(yùn)算放大器的失調(diào)電壓，當(dāng)需要校正的精度為n位時(shí)，相比掃描的方式，可以節(jié)省2^n-n個(gè)時(shí)鐘周期，有效提高了校正的速度，減少了電路的啟動(dòng)時(shí)間。

本發(fā)明運(yùn)放的設(shè)計(jì)增加了檢測(cè)級(jí)，避免在校正失調(diào)時(shí)，輸出端電平不確定的跳變，影響用戶使用。

附圖說明

圖1是本發(fā)明的結(jié)構(gòu)框圖；

圖2是本發(fā)明實(shí)施例1中的電路原理圖；

圖3是本發(fā)明實(shí)施例2中的電路原理圖；

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步說明：

一種基于調(diào)節(jié)有源負(fù)載的低失調(diào)運(yùn)算放大器，包括運(yùn)算放大器模塊、比較器模塊、邏輯控制單元和四位逐次逼近寄存器；比較器模塊同相輸入端接運(yùn)算放大器模塊的檢測(cè)電壓vdec，反相輸入端接vdd/2；邏輯控制單元的輸入端接比較器模塊的輸出端；四位逐次逼近比較寄存器連接邏輯控制單元的輸出端，四位逐次逼近比較寄存器的輸出端口為a0、a1、a2和a3四個(gè)端口，用來調(diào)整串聯(lián)在有源負(fù)載一邊的晶體管的數(shù)目，四位逐次逼近比較器寄存器有時(shí)鐘信號(hào)clk，時(shí)鐘信號(hào)為其內(nèi)部同步電路的時(shí)鐘。

實(shí)施例1：

參見圖2，運(yùn)算放大器分為三個(gè)部分：增益級(jí)、檢測(cè)級(jí)、輸出級(jí)。

增益級(jí)包括：pmos晶體管mp101、pmos晶體管mp102、nmos晶體管mn101、nmos晶體管mn102、nmos晶體管mn105、nmos晶體管mn106、nmos晶體管mn107、nmos晶體管mn108、電流源ib101、開關(guān)k101、開關(guān)k102、開關(guān)k104、開關(guān)a101、開關(guān)a102、開關(guān)a103、開關(guān)a104。同相輸入端經(jīng)k104接pmos晶體管mp102的柵極，反相輸入端經(jīng)k101接pmos晶體管mp101的柵極，開關(guān)k102一端接同相輸入端，另一端接pmos晶體管mp101的柵極。pmos晶體管mp101與pmos晶體管mp102為運(yùn)放的輸入管，其源極相連，接偏置電流源ib101的一端，電流源ib101的另一端接電源vdd。nmos晶體管mn101與nmos晶體管mn102構(gòu)成電流鏡負(fù)載。nmos晶體管mn101為電流鏡的源頭，其漏極與pmos晶體管mp101的漏極相連，且源極接地。nmos晶體管mn102的漏極與pmos晶體管mp102的漏極相連，同時(shí)nmos晶體管mn102的漏極也為增益級(jí)的輸出端。nmos晶體管mn102的柵極接nmos晶體管mn101的漏極。nmos晶體管mn105、nmos晶體管mn106、nmos晶體管mn107、nmos晶體管mn108用來調(diào)整nmos晶體管mn102的等效長度，這些晶體管的柵極相連，接nmos晶體管mn101的柵極，并且以源漏相接的方式串聯(lián)。nmos晶體管mn105的漏極接nmos晶體管mn102的源級(jí)，nmos晶體管mn108的源極接地。開關(guān)a101并聯(lián)在nmos晶體管mn105的源漏兩端，開關(guān)a102并聯(lián)在nmos晶體管mn106的源漏兩端，開關(guān)a103并聯(lián)在nmos晶體管mn106的源漏兩端，開關(guān)a104并聯(lián)在nmos晶體管mn107的源漏兩端。

檢測(cè)級(jí)由nmos晶體管mn103、電流源ib102構(gòu)成。增益級(jí)的輸出端接nmos晶體管mn103的柵極，即nmos晶體管mn102的漏極與nmos晶體管mn103柵極相連。nmos晶體管mn103由電流源ib102提供偏置，其漏極接電流源ib102的一端，且源極接地。電流源ib102的另一端接電源vdd。nmos晶體管mn103的漏極輸出電壓信號(hào)vdec，接圖1比較器的u2的同相輸入端。

輸出級(jí)包括：nmos晶體管mn104、電流源ib103、開關(guān)k103、開關(guān)k105、電容c101。nmos晶體管mn104的柵極經(jīng)開關(guān)k105接增益級(jí)放大器的輸出端，即nmos晶體管mn102的漏極接開關(guān)k105的一端，開關(guān)k105的另一端與nmos晶體管mn104的柵極相連。nmos晶體管mn104漏極為輸出端vout，其源極接地。電流源ib103用來偏置nmos晶體管mn104，一端接nmos晶體管mn104的漏極，另一端接電源vdd。電容c101為彌勒補(bǔ)償電容，一端接nmos晶體管mn104的漏極，另一端接nmos晶體管mn104的柵極。開關(guān)k103一端接nmos晶體管mn104的柵極，另一端接地，閉合時(shí)將nmos晶體管mn104柵極拉低。

運(yùn)算放大器開始校正失調(diào)時(shí)，增益級(jí)的開關(guān)k101斷開、開關(guān)k102閉合，運(yùn)算放大器的同相端外接共模電壓，確定放大器的直流工作點(diǎn)。開關(guān)k104為一個(gè)常閉合的開關(guān)，用于平衡輸入端負(fù)載。此時(shí)輸出級(jí)的開關(guān)k105斷開，開關(guān)k103閉合，使vout輸出恒定的高電平。

在設(shè)計(jì)時(shí)，運(yùn)算放大器nmos晶體管mn102的尺寸比nmos晶體管mn101的尺寸略大，使檢測(cè)級(jí)的輸出vdec為高電平。在校正時(shí)，通過改變串聯(lián)在nmos晶體管mn102上晶體管的個(gè)數(shù)來改變其等效寬長比，進(jìn)而校正運(yùn)算放大器的失調(diào)。nmos晶體管mn105、nmos晶體管mn106、nmos晶體管mn107、nmos晶體管mn104的柵寬相同，其柵長之比為1：2：4：8。

運(yùn)算放大器內(nèi)部的開關(guān)由4位逐次逼近寄存器的輸出確定。a1控制開關(guān)a101的狀態(tài)，a2控制開關(guān)a102的狀態(tài)，a3控制開關(guān)a103的狀態(tài)，a4控制開關(guān)a104的狀態(tài)。當(dāng)寄存器輸出端口輸出高電平時(shí)，其對(duì)應(yīng)控制的開關(guān)閉合，否則其對(duì)應(yīng)控制的開關(guān)斷開。

4位逐次逼近寄存器的輸出初始值為1111，即串聯(lián)在晶體管mn102上的晶體管全部被短路。如表一所示，校正過程分為四步，首先，將寄存器最高位a3清零，其他為置一。若此時(shí)vdec跳變?yōu)榈碗娖剑f明校正過度，則a3置一保留。若vdec的電平仍為高電平，則說明校正不足，將a3清零保留。第二步，寄存器的值將a2清零，a1與a0置一。若此時(shí)vdec跳變?yōu)榈碗娖?，說明校正過度，則a2置一保留。若vdec的電平仍為低電平，則說明校正不足，將a2保留。第三步，寄存器的值將a1清零，a0置一。若此時(shí)vdec跳變?yōu)榈碗娖剑f明校正過度，則a1置一后留。若vdec的電平仍為低電平，則說明校正不足，則將a1保留。第四步，若將a0清零，vdec的電平跳變?yōu)榈碗娖?，則清零保留。否則a0置一保留。

表1

校正結(jié)束后，開關(guān)k101閉合、開關(guān)k102斷開、開關(guān)k103斷開、開關(guān)k105閉合，運(yùn)算放大器正常工作。

實(shí)施例2：

本實(shí)施例的運(yùn)算放大器結(jié)構(gòu)與實(shí)施例1中的相同，將運(yùn)放主體模塊中的增益級(jí)換成折疊式共源共柵放大器。

參見圖2，增益級(jí)包括：pmos晶體管mp201、pmos晶體管mp202、pmos晶體管mp203、pmos晶體管mp204、pmos晶體管mp205、pmos晶體管mp206、nmos晶體管mn201、nmos晶體管mn202、nmos晶體管mn203、nmos晶體管mn204、nmos晶體管mn207、nmos晶體管mn208、nmos晶體管mn209、nmos晶體管mn210、電流源ib201、開關(guān)k201、開關(guān)k202、開關(guān)k204、開關(guān)a201、開關(guān)a202、開關(guān)a203、開關(guān)a204。同相輸入端經(jīng)k204接pmos晶體管mp202的柵極，反相輸入端經(jīng)k201接pmos晶體管mp201的柵極。開關(guān)k202一端接同相輸入端，另一端接pmos晶體管mp201的柵極。pmos晶體管mp201與pmos晶體管mp202為運(yùn)放的輸入管，其源極相連，接偏置電流源ib201的一端，偏置電流源ib201的另一端接電源vdd。pmos晶體管mp201的漏極接nmos晶體管mn201的漏極，pmos晶體管mp202的漏極接nmos晶體管mn202的漏極。nmos晶體管mn201的漏極接nmos晶體管mn203的源極，并且其源極接地。nmos晶體管mn202的漏極接nmos晶體管mn204的源極。nmos晶體管mn201與nmos晶體管mn202的柵極相連，由外部電壓vb1提供偏置。nmos晶體管mn203與nmos晶體管mn204的柵極相連，由外部電壓vb2提供偏置。pmos晶體管mp203、pmos晶體管mp204、pmos晶體管mp205、pmos晶體管mp206構(gòu)成共源共柵電流鏡負(fù)載。pmos晶體管mp205的漏極與nmos晶體管mn203的漏極相連，pmos晶體管mp206的漏極與nmos晶體管mn204的漏極相連，并且pmos晶體管mp206的漏極為增益級(jí)放大器的輸出端。pmos晶體管mp205的源極與pmos晶體管mp203的漏極相連，pmos晶體管mp206的源極與pmos晶體管mp204的漏極相連，pmos晶體管mp203與pmos晶體管mp204的源極相連，接電源vdd，其柵極相連，接pmos晶體管mp203的漏極。pmos晶體管mp205與pmos晶體管mp206的柵極相連，接pmos晶體管mp205的漏極。nmos晶體管mn207、nmos晶體管mn208、nmos晶體管mn209、nmos晶體管mn210用來調(diào)整nmos晶體管mn202的等效長度，這些晶體管的柵極相連，接nmos晶體管mn201的柵極，并且以源漏相接的方式串聯(lián)。nmos晶體管mn207的漏極接nmos晶體管mn202的源極，nmos晶體管mn210的源極接地。開關(guān)a201并聯(lián)在nmos晶體管mn207的源漏兩端，開關(guān)a202并聯(lián)在nmos晶體管mn208的源漏兩端，開關(guān)a203并聯(lián)在nmos晶體管mn209的源漏兩端，開關(guān)a204并聯(lián)在nmos晶體管mn210的源漏兩端。

運(yùn)算放大器開始校正失調(diào)時(shí)，增益級(jí)的開關(guān)k201斷開、開關(guān)k202閉合，運(yùn)算放大器的同相端外接共模電壓，確定放大器的直流工作點(diǎn)。開關(guān)k204為一常閉合的開關(guān)，用于平衡輸入端負(fù)載。此時(shí)輸出級(jí)的開關(guān)k205斷開，開關(guān)k203閉合，使vout輸出恒定的高電平。

在設(shè)計(jì)時(shí)，運(yùn)算放大器nmos晶體管mn202的尺寸比nmos晶體管mn201的尺寸略大，使檢測(cè)級(jí)的輸出vdec為高電平。在校正時(shí)，通過改變串聯(lián)在nmos晶體管mn202上晶體管的個(gè)數(shù)來改變其等效寬長比，進(jìn)而校正運(yùn)算放大器的失調(diào)。nmos晶體管mn207、nmos晶體管mn208、nmos晶體管mn209、nmos晶體管mn210的柵寬相同，其柵長之比為1：2：4：8。

運(yùn)算放大器內(nèi)部的開關(guān)由4位逐次逼近寄存器的輸出確定。a1控制開關(guān)a201的狀態(tài)，a2控制開關(guān)a202的狀態(tài)，a3控制開關(guān)a203的狀態(tài)，a4控制開關(guān)a204的狀態(tài)。當(dāng)寄存器輸出端口輸出高電平時(shí)，其對(duì)應(yīng)控制的開關(guān)閉合，否則其對(duì)應(yīng)控制的開關(guān)斷開。

4位逐次逼近寄存器的輸出初始值為1111，即串聯(lián)在晶體管mn202上的晶體管全部被短路。校正過程分為四步，首先，將寄存器最高位a3清零，其他為置一。若此時(shí)vdec跳變?yōu)榈碗娖?，說明校正過度，則a3置一保留。若vdec的電平仍為高電平，則說明校正不足，將a3清零保留。第二步，寄存器的值將a2清零，a1與a0置一。若此時(shí)vdec跳變?yōu)榈碗娖剑f明校正過度，則a2置一保留。若vdec的電平仍為低電平，則說明校正不足，將a2保留。第三步，寄存器的值將a1清零，a0置一。若此時(shí)vdec跳變?yōu)榈碗娖剑f明校正過度，則a1置一后留。若vdec的電平仍為低電平，則說明校正不足，則將a1保留。第四步，若將a0清零，vdec的電平跳變?yōu)榈碗娖?，則清零保留。否則a0置一保留。

校正結(jié)束后，開關(guān)k201閉合、開關(guān)k202斷開、開關(guān)k203斷開、開關(guān)k205閉合，運(yùn)算放大器正常工作。

以上實(shí)例和圖示并非限定本發(fā)明的產(chǎn)品形態(tài)和式樣，不構(gòu)成對(duì)本發(fā)明的任何限制，顯然在本發(fā)明的構(gòu)思下可以對(duì)其電路進(jìn)行不同的變更與改進(jìn)，但這些均在本發(fā)明的保護(hù)之列。