本發(fā)明涉及印制電路板技術(shù)領(lǐng)域，尤其涉及一種印制電路板及其制作方法。

背景技術(shù)：

隨著pcb(printedcircuitboard，印制電路板)趨于高速化和高頻化方向發(fā)展，對(duì)于pcb的阻抗控制精度越來(lái)越高。pcb產(chǎn)品的阻抗控制精度一般為±10％，也有部分高端產(chǎn)品要求阻抗控制能達(dá)到更高精度，如阻抗控制精度達(dá)到±7％或±5％，且此類產(chǎn)品數(shù)量越來(lái)越多。

傳統(tǒng)的，在對(duì)pcb進(jìn)行阻抗設(shè)計(jì)時(shí)，通常會(huì)采用一些阻抗計(jì)算軟件對(duì)阻抗進(jìn)行模擬預(yù)測(cè)，然后依據(jù)客戶的要求如疊層結(jié)構(gòu)、線寬、介質(zhì)層厚度等選擇一套合適的控制方案，產(chǎn)品制作時(shí)就依據(jù)設(shè)計(jì)時(shí)的控制方案進(jìn)行制作讓產(chǎn)品的阻抗符合客戶要求的阻抗。但是，由于影響pcb阻抗的因素較多，且pcb制作流程較為繁瑣，采用傳統(tǒng)方法得到的產(chǎn)品尤其是具有高精度阻抗控制需求的產(chǎn)品，其阻抗合格率較差，進(jìn)而導(dǎo)致產(chǎn)品報(bào)廢率高、制作成本高，產(chǎn)品出現(xiàn)交期延誤問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

基于此，有必要提供一種印制電路板及其制作方法，該印制電路板及其制作方法能夠提高產(chǎn)品的阻抗合格率，降低生產(chǎn)成本，減少因阻抗不良問(wèn)題而導(dǎo)致的交期延誤問(wèn)題。

其技術(shù)方案如下：

一種印制電路板的制作方法，包括以下步驟：

s1、層疊結(jié)構(gòu)設(shè)計(jì)：根據(jù)印制電路板的設(shè)計(jì)要求進(jìn)行疊層結(jié)構(gòu)設(shè)計(jì)，得到印制電路板的各介質(zhì)層的初始介質(zhì)層厚度和初始介電常數(shù)，得到印制電路板的各層的初始銅厚值，其中，印制電路板的阻抗線所在層的初始介質(zhì)層厚度為h0、初始介電常數(shù)為er0、初始銅厚值為t0，作為該阻抗線的屏蔽層的初始介質(zhì)層厚度為h0′、初始介電常數(shù)為er0′；

s2、阻抗設(shè)計(jì)：根據(jù)印制電路板的阻抗控制要求，采用阻抗設(shè)計(jì)軟件進(jìn)行阻抗設(shè)計(jì)，獲得印制電路板的阻抗線的初始阻抗設(shè)計(jì)參數(shù)；

s3、開(kāi)料及優(yōu)化阻抗設(shè)計(jì)：根據(jù)pcb拼版尺寸將芯板和半固化片進(jìn)行開(kāi)料，選取該開(kāi)料后的同批次的芯板及半固化片進(jìn)行測(cè)試，獲得阻抗線所在層的實(shí)際芯板厚度h1和實(shí)際芯板介電常數(shù)er1，獲得作為該阻抗線的屏蔽層的實(shí)際半固化片厚度h2和實(shí)際半固化片介電常數(shù)er2，分別將h1、h2、er1、er2與對(duì)應(yīng)的h0、h0′、er0、er0′進(jìn)行對(duì)比，若h1、h2與h0、h0′的差異在預(yù)設(shè)厚度控制公差內(nèi)，er1、er2與er0、er0′的差異在預(yù)設(shè)介電常數(shù)控制公差內(nèi)，則仍選用步驟s2中獲得的初始阻抗設(shè)計(jì)參數(shù)作為新的阻抗設(shè)計(jì)參數(shù)；若h1、h2與h0、h0′的差異在預(yù)設(shè)厚度控制公差以外，er1、er2與er0、er0′的差異在預(yù)設(shè)介電常數(shù)控制公差以外，則將h1、h2、er1、er2帶入阻抗設(shè)計(jì)軟件進(jìn)行優(yōu)化阻抗設(shè)計(jì)，并輸出調(diào)整后的第一阻抗設(shè)計(jì)參數(shù)作為新的阻抗設(shè)計(jì)參數(shù)；

s4、制作內(nèi)層線路：對(duì)經(jīng)過(guò)步驟s3后的阻抗線所在層的芯板進(jìn)行內(nèi)層線路制作，在顯影后、蝕刻前測(cè)試獲得阻抗線所在層的芯板的實(shí)際銅厚值t，將(t-t′)與t0進(jìn)行對(duì)比，若(t-t′)與t0的差異在預(yù)設(shè)銅厚控制公差內(nèi)，則選用步驟s3中獲得的新的阻抗設(shè)計(jì)參數(shù)作為最新的阻抗設(shè)計(jì)參數(shù)；若(t-t′)與t0的差異在預(yù)設(shè)銅厚控制公差以外，則將t帶入阻抗設(shè)計(jì)軟件進(jìn)行優(yōu)化阻抗設(shè)計(jì)，并輸出調(diào)整后的第二阻抗設(shè)計(jì)參數(shù)作為最新的阻抗設(shè)計(jì)參數(shù)，其中，t′表示棕化影響值；

制作fa板進(jìn)行蝕刻，蝕刻后測(cè)試該fa板的實(shí)際阻抗設(shè)計(jì)參數(shù)，并將實(shí)際阻抗設(shè)計(jì)參數(shù)與最新的阻抗設(shè)計(jì)參數(shù)進(jìn)行對(duì)比，若兩者差異在預(yù)設(shè)阻抗參數(shù)控制公差內(nèi)，則可進(jìn)行后續(xù)批量生產(chǎn)；若兩者差異在預(yù)設(shè)阻抗參數(shù)控制公差以外，則調(diào)整蝕刻的生產(chǎn)參數(shù)，重新制作fa板并測(cè)試蝕刻后的阻抗設(shè)計(jì)參數(shù)，直至差異在預(yù)設(shè)阻抗參數(shù)控制公差內(nèi)，則以調(diào)整后的蝕刻的生產(chǎn)參數(shù)進(jìn)行批量生產(chǎn)；

s5、后處理形成多層板結(jié)構(gòu)的印制電路板。

在其中一個(gè)實(shí)施例中，在步驟s1之前，所述印制電路板的制作方法還包括步驟：

s0、文件優(yōu)化設(shè)計(jì)：印制電路板布線完成后，在印制電路板的圖形設(shè)計(jì)的空曠區(qū)及/或孤立線區(qū)域鋪設(shè)平衡銅點(diǎn)。

在其中一個(gè)實(shí)施例中，在所述步驟s1中：印制電路板的阻抗線所在層的芯板的初始介質(zhì)層厚度＞100μm，及/或，作為該阻抗線的屏蔽層的半固化片的初始介質(zhì)層厚度＞100μm。

在其中一個(gè)實(shí)施例中，在所述步驟s1中：印制電路板的阻抗線所在層的初始銅厚值為8μm、12μm或18μm，作為該阻抗線的屏蔽層的初始銅厚值為8μm、12μm或18μm。

在其中一個(gè)實(shí)施例中，在所述步驟s1中：印制電路板的各介質(zhì)層均為低介電常數(shù)特性材料。

在其中一個(gè)實(shí)施例中，所述步驟s5具體包括以下步驟：

s51、棕化、壓合：將阻抗線所在層的芯板進(jìn)行棕化處理獲得棕化層，并采用開(kāi)料后的同批次的半固化片進(jìn)行疊合，使得半固化片位于芯板之間，形成疊層板，通過(guò)熱壓工藝對(duì)疊合板進(jìn)行壓合形成多層板；

s52、鉆孔、電鍍、外層線路蝕刻、阻焊：對(duì)多層板進(jìn)行鉆孔、電鍍、外層線路蝕刻以及阻焊制作，形成完整的多層板結(jié)構(gòu)的印制電路板。

在其中一個(gè)實(shí)施例中，在所述步驟s51中：進(jìn)行熱壓工藝時(shí)，調(diào)整材料的壓合程序，調(diào)整疊板時(shí)緩沖材料的用量，使得材料的升溫速率下調(diào)0.2℃/min～0.5℃/min。

在其中一個(gè)實(shí)施例中，在所述步驟s4中，在以調(diào)整后的蝕刻的生產(chǎn)參數(shù)進(jìn)行批量生產(chǎn)步驟之后，還包括步驟：在批量生產(chǎn)過(guò)程中進(jìn)行抽測(cè)檢驗(yàn)，測(cè)試蝕刻后產(chǎn)品的阻抗線的阻抗設(shè)計(jì)參數(shù)是否阻在預(yù)設(shè)阻抗參數(shù)控制公差內(nèi)，若在，繼續(xù)進(jìn)行批量生產(chǎn)；若不在，則根據(jù)測(cè)試結(jié)果對(duì)蝕刻的生產(chǎn)參數(shù)進(jìn)行調(diào)整。

在其中一個(gè)實(shí)施例中，在步驟s5之后，所述印制電路板的制作方法還包括以下步驟：

s6、阻抗測(cè)試：采用tdr設(shè)備測(cè)試批量生產(chǎn)后的印制電路板的阻抗值，并根據(jù)阻抗控制公差判定印制電路板的內(nèi)層阻抗是否合格。

一種印制電路板，采用如上所述的印制電路板的制作方法制作得到。

本發(fā)明的有益效果在于：

所述印制電路板的制作方法，首先根據(jù)客戶需求依次進(jìn)行層疊結(jié)構(gòu)設(shè)計(jì)及阻抗設(shè)計(jì)，得到印制電路板的各介質(zhì)層的各初始參數(shù)，進(jìn)而通過(guò)阻抗設(shè)計(jì)軟件得到印制電路板中的阻抗線的初始阻抗設(shè)計(jì)參數(shù)，然后在開(kāi)料后根據(jù)實(shí)際開(kāi)料后的材料實(shí)際參數(shù)對(duì)初始阻抗設(shè)計(jì)參數(shù)進(jìn)行調(diào)整修正，接著又在制作內(nèi)層線路的過(guò)程中根據(jù)實(shí)際生產(chǎn)因素影響對(duì)新的阻抗設(shè)計(jì)參數(shù)進(jìn)行調(diào)整修正，對(duì)蝕刻的生產(chǎn)參數(shù)進(jìn)行調(diào)整，得到多層板結(jié)構(gòu)的印制電路板。所述印制電路板的制作方法，通過(guò)開(kāi)料及制作內(nèi)層線路的生產(chǎn)過(guò)程中對(duì)影響阻抗值的因素進(jìn)行監(jiān)控和調(diào)整，可解決印制電路板因生產(chǎn)過(guò)程中各因素導(dǎo)致內(nèi)層阻抗難以控制的問(wèn)題，穩(wěn)定地控制印制電路板的內(nèi)層阻抗?jié)M足高精度的要求，提高印制電路板的高速信號(hào)傳輸性能，進(jìn)而能夠提高印制電路板的阻抗合格率，降低阻抗報(bào)廢率，降低生產(chǎn)成本，減少因阻抗不良問(wèn)題而導(dǎo)致的交期延誤問(wèn)題。

所述印制電路板，采用上述的印制電路板的制作方法制作得到，產(chǎn)品的阻抗合格率高、生產(chǎn)成本低，不易出現(xiàn)阻抗不良問(wèn)題。

附圖說(shuō)明

圖1為本發(fā)明實(shí)施例所述的印制電路板的制作方法的流程結(jié)構(gòu)示意圖一；

圖2為本發(fā)明實(shí)施例所述的印制電路板的制作方法的流程結(jié)構(gòu)示意圖二；

圖3為本發(fā)明實(shí)施例所述的印制電路板的實(shí)例結(jié)構(gòu)示意圖。

附圖標(biāo)記說(shuō)明：

100、半固化片，200、芯板，300、單端阻抗線，400、差分阻抗線。

具體實(shí)施方式

為了便于理解本發(fā)明，下面將參照相關(guān)附圖對(duì)本發(fā)明進(jìn)行更全面的描述。附圖中給出了本發(fā)明的較佳實(shí)施方式。但是，本發(fā)明可以以許多不同的形式來(lái)實(shí)現(xiàn)，并不限于本文所描述的實(shí)施方式。相反地，提供這些實(shí)施方式的目的是使對(duì)本發(fā)明的公開(kāi)內(nèi)容理解的更加透徹全面。

需要說(shuō)明的是，當(dāng)元件被稱為“固定于”另一個(gè)元件，它可以直接在另一個(gè)元件上或者也可以存在居中的元件。當(dāng)一個(gè)元件被認(rèn)為是“連接”另一個(gè)元件，它可以是直接連接到另一個(gè)元件或者可能同時(shí)存在居中元件。相反，當(dāng)元件被稱作“直接在”另一元件“上”時(shí)，不存在中間元件。本文所使用的術(shù)語(yǔ)“垂直的”、“水平的”、“左”、“右”以及類似的表述只是為了說(shuō)明的目的，并不表示是唯一的實(shí)施方式。

除非另有定義，本文所使用的所有的技術(shù)和科學(xué)術(shù)語(yǔ)與屬于本發(fā)明的技術(shù)領(lǐng)域的技術(shù)人員通常理解的含義相同。本文中在本發(fā)明的說(shuō)明書(shū)中所使用的術(shù)語(yǔ)只是為了描述具體的實(shí)施方式的目的，不是旨在于限制本發(fā)明。本文所使用的術(shù)語(yǔ)“及/或”包括一個(gè)或多個(gè)相關(guān)的所列項(xiàng)目的任意的和所有的組合。本文所使用的術(shù)語(yǔ)“第一”、“第二”等在本文中用于區(qū)分對(duì)象，但這些對(duì)象不受這些術(shù)語(yǔ)限制。

如圖1所示，一種印制電路板的制作方法，包括以下步驟：

s1、層疊結(jié)構(gòu)設(shè)計(jì)：根據(jù)印制電路板的設(shè)計(jì)要求進(jìn)行疊層結(jié)構(gòu)設(shè)計(jì)，得到印制電路板的各介質(zhì)層的初始介質(zhì)層厚度和初始介電常數(shù)，得到印制電路板的各層的初始銅厚值，其中，印制電路板的阻抗線所在層的初始介質(zhì)層厚度為h0、初始介電常數(shù)為er0、初始銅厚值為t0，作為該阻抗線的屏蔽層的初始介質(zhì)層厚度為h0′、初始介電常數(shù)為er0′。具體地，可根據(jù)客戶需求，根據(jù)pcb的板厚、電源層、地層等的設(shè)計(jì)要求，以及pcb上的信號(hào)頻率、信號(hào)速率等選擇合適的材料進(jìn)行疊層結(jié)構(gòu)設(shè)計(jì)，并得到各介質(zhì)層的初始介質(zhì)層厚度和初始介電常數(shù)，得到印制電路板的各層的初始銅厚值。

可選地，在步驟s1中，印制電路板的阻抗線所在層的芯板的初始介質(zhì)層厚度＞100μm，及/或，作為該阻抗線的屏蔽層的半固化片的初始介質(zhì)層厚度＞100μm。進(jìn)而，阻抗線所在層的芯板的初始介質(zhì)層厚度、作為該阻抗線的屏蔽層的半固化片的初始介質(zhì)層厚度均較厚，均勻性更好，進(jìn)行阻抗設(shè)計(jì)時(shí)阻抗設(shè)計(jì)參數(shù)能夠更好的控制?？蛇x地，印制電路板的阻抗線所在層的初始銅厚值為8μm、12μm或18μm，作為該阻抗線的屏蔽層的初始銅厚值為8μm、12μm或18μm。進(jìn)而，銅厚值較厚，銅厚均勻性更好，進(jìn)行阻抗設(shè)計(jì)時(shí)阻抗設(shè)計(jì)參數(shù)能夠更好的控制，阻抗控制難度降低?？蛇x地，印制電路板的各介質(zhì)層均為低介電常數(shù)特性材料，可進(jìn)一步降低阻抗控制難度。具體地，低介電常數(shù)特性材料是指介電常數(shù)er小于4.0的材料。

s2、阻抗設(shè)計(jì)：根據(jù)印制電路板的阻抗控制要求，并根據(jù)步驟s1中獲得的各數(shù)據(jù)，采用阻抗設(shè)計(jì)軟件進(jìn)行阻抗設(shè)計(jì)，獲得印制電路板的阻抗線的初始阻抗設(shè)計(jì)參數(shù)。具體地，當(dāng)所述阻抗線為單端阻抗線時(shí)，所述初始阻抗設(shè)計(jì)參數(shù)為初始上線寬值w10和初始下線寬值w20；當(dāng)所述阻抗線為差分阻抗線時(shí)，所述初始阻抗設(shè)計(jì)參數(shù)為初始上線寬值w10、初始下線寬值w20和初始下線寬值w20/初始線距值s0。

s3、開(kāi)料及優(yōu)化阻抗設(shè)計(jì)：根據(jù)pcb拼版尺寸將芯板和半固化片進(jìn)行開(kāi)料，選取該開(kāi)料后的同批次的芯板及半固化片進(jìn)行測(cè)試，獲得阻抗線所在層的實(shí)際芯板厚度h1和實(shí)際芯板介電常數(shù)er1，獲得作為該阻抗線的屏蔽層的實(shí)際半固化片厚度h2和實(shí)際半固化片介電常數(shù)er2，分別將h1、h2、er1、er2與對(duì)應(yīng)的h0、h0′、er0、er0′進(jìn)行對(duì)比，若h1、h2與h0、h0′的差異在預(yù)設(shè)厚度控制公差內(nèi)，er1、er2與er0、er0′的差異在預(yù)設(shè)介電常數(shù)控制公差內(nèi)，則仍選用步驟s2中獲得的初始阻抗設(shè)計(jì)參數(shù)作為新的阻抗設(shè)計(jì)參數(shù)；若h1、h2與h0、h0′的差異在預(yù)設(shè)厚度控制公差以外，er1、er2與er0、er0′的差異在預(yù)設(shè)介電常數(shù)控制公差以外，則將h1、h2、er1、er2帶入阻抗設(shè)計(jì)軟件進(jìn)行優(yōu)化阻抗設(shè)計(jì)，并輸出調(diào)整后的第一阻抗設(shè)計(jì)參數(shù)作為新的阻抗設(shè)計(jì)參數(shù)。

由于不同批次pcb材料的介質(zhì)層厚度、介電常數(shù)等會(huì)有一定的波動(dòng)，此波動(dòng)對(duì)于常規(guī)阻抗產(chǎn)品(阻抗控制精度公差≥±10％)的阻抗控制有一定影響但不太大，而對(duì)于高精度阻抗產(chǎn)品(阻抗控制精度公差＜±10％如±7％或±5％等)的影響不容忽視，容易導(dǎo)致該最終的高精度產(chǎn)品的阻抗控制超標(biāo)。所述步驟s3，通過(guò)在開(kāi)料后，選取同批次的芯板及半固化片，重新測(cè)試得到開(kāi)料后的h1、h2、er1、er2值，然后將h1與h0、h2與h0′、er1與er0、er2與er0′分別進(jìn)行對(duì)比，根據(jù)預(yù)設(shè)厚度控制公差及預(yù)設(shè)介電常數(shù)控制公差進(jìn)行相應(yīng)調(diào)整修正，得到新的阻抗設(shè)計(jì)參數(shù)，進(jìn)而對(duì)根據(jù)實(shí)際生產(chǎn)因素對(duì)阻抗控制進(jìn)行調(diào)整，可解決印制電路板因生產(chǎn)因素導(dǎo)致內(nèi)層阻抗難以控制的問(wèn)題，提高產(chǎn)品的阻抗合格率。

可選地，可采用九點(diǎn)法測(cè)試、計(jì)算獲得芯板及半固化片的厚度值，可采用諧振腔法測(cè)試獲得芯板及半固化片的介電常數(shù)值。選取該開(kāi)料后的同批次的芯板及半固化片時(shí)，可選取1～3片芯板及1～3片半固化片分別進(jìn)行測(cè)試，然后取平均值獲得相應(yīng)的厚度值及介電常數(shù)值，測(cè)試更加精確，對(duì)阻抗控制也更加精確?？蛇x地，預(yù)設(shè)厚度控制公差可以為±1％，在預(yù)設(shè)厚度控制公差內(nèi)是指≤±1％，在預(yù)設(shè)厚度控制公差以外是指＞±1％。預(yù)設(shè)介電常數(shù)控制公差可以為±0.1，在預(yù)設(shè)介電常數(shù)控制公差內(nèi)是指≤±0.1，在預(yù)設(shè)介電常數(shù)控制公差以外是指＞±0.1。進(jìn)而，對(duì)內(nèi)層阻抗的控制精度高，可滿足實(shí)際需求。

s4、制作內(nèi)層線路：對(duì)經(jīng)過(guò)步驟s3后的阻抗線所在層的芯板進(jìn)行內(nèi)層線路制作，在顯影后、蝕刻前測(cè)試獲得阻抗線所在層的芯板的實(shí)際銅厚值t，將(t-t′)與t0進(jìn)行對(duì)比，若(t-t′)與t0的差異在預(yù)設(shè)銅厚控制公差內(nèi)，則選用步驟s3中獲得的新的阻抗設(shè)計(jì)參數(shù)作為最新的阻抗設(shè)計(jì)參數(shù)；若(t-t′)與t0的差異在預(yù)設(shè)銅厚控制公差以外，則將t帶入阻抗設(shè)計(jì)軟件進(jìn)行優(yōu)化阻抗設(shè)計(jì)，并輸出調(diào)整后的第二阻抗設(shè)計(jì)參數(shù)作為最新的阻抗設(shè)計(jì)參數(shù)，其中，t′表示棕化影響值；制作fa板進(jìn)行蝕刻，蝕刻后測(cè)試該fa板的實(shí)際阻抗設(shè)計(jì)參數(shù)，并將實(shí)際阻抗設(shè)計(jì)參數(shù)與最新的阻抗設(shè)計(jì)參數(shù)進(jìn)行對(duì)比，若兩者差異在預(yù)設(shè)阻抗參數(shù)控制公差內(nèi)，則可進(jìn)行后續(xù)批量生產(chǎn)；若兩者差異在預(yù)設(shè)阻抗參數(shù)控制公差以外，則調(diào)整蝕刻的生產(chǎn)參數(shù)，重新制作fa板并測(cè)試蝕刻后的阻抗設(shè)計(jì)參數(shù)，直至差異在預(yù)設(shè)阻抗參數(shù)控制公差內(nèi)，則以調(diào)整后的蝕刻的生產(chǎn)參數(shù)進(jìn)行批量生產(chǎn)。

所述步驟s4，通過(guò)在制作內(nèi)層線路時(shí)，測(cè)試顯影后、蝕刻前的阻抗線所在層的芯板的實(shí)際銅厚值t，并將(t-t′)與t0進(jìn)行對(duì)比，進(jìn)而根據(jù)預(yù)設(shè)銅厚控制公差對(duì)阻抗設(shè)計(jì)參數(shù)進(jìn)行進(jìn)一步的調(diào)整修正，得到最新的阻抗設(shè)計(jì)參數(shù)，然后再根據(jù)實(shí)際蝕刻生產(chǎn)時(shí)對(duì)阻抗的影響對(duì)蝕刻的生產(chǎn)參數(shù)進(jìn)行調(diào)整修正，可有效解決印制電路板因生產(chǎn)因素導(dǎo)致內(nèi)層阻抗難以控制的問(wèn)題，提高產(chǎn)品的阻抗合格率。此外，在對(duì)比過(guò)程中，還充分考慮后續(xù)的棕化影響，對(duì)阻抗控制更加精確，能夠有效提高產(chǎn)品的阻抗合格率。

本實(shí)施例中，對(duì)經(jīng)過(guò)步驟s3后的阻抗線所在層的芯板進(jìn)行內(nèi)層線路制作的具體步驟為：采用化學(xué)微蝕方法對(duì)芯板表銅進(jìn)行粗化、清潔，而后貼膜，并采用ldi曝光機(jī)進(jìn)行圖形轉(zhuǎn)移?？刹捎勉~厚測(cè)量?jī)x測(cè)試實(shí)際銅厚值t。同樣的，當(dāng)上述芯板及半固化片均為1～3片時(shí)，可分別進(jìn)行測(cè)試，然后取平均值獲得相應(yīng)的銅厚值，測(cè)試更加精確。可選地，預(yù)設(shè)銅厚控制公差可以為±1μm，在預(yù)設(shè)厚度控制公差內(nèi)是指≤±1μm，在預(yù)設(shè)厚度控制公差以外是指＞±1μm，對(duì)阻抗控制精度高?？蛇x地，所述t′為0.5μm，符合實(shí)際棕化影響。

進(jìn)一步地，在所述步驟s4中，在以調(diào)整后的蝕刻的生產(chǎn)參數(shù)進(jìn)行批量生產(chǎn)步驟之后，還包括步驟：在批量生產(chǎn)過(guò)程中進(jìn)行抽測(cè)檢驗(yàn)，測(cè)試蝕刻后產(chǎn)品的阻抗線的阻抗設(shè)計(jì)參數(shù)是否阻在預(yù)設(shè)阻抗參數(shù)控制公差內(nèi)，若在，繼續(xù)進(jìn)行批量生產(chǎn)；若不在，則根據(jù)測(cè)試結(jié)果對(duì)蝕刻的生產(chǎn)參數(shù)進(jìn)行調(diào)整。通過(guò)進(jìn)行抽測(cè)檢驗(yàn)，能夠根據(jù)測(cè)試結(jié)果實(shí)時(shí)微調(diào)蝕刻參數(shù)，進(jìn)一步控制內(nèi)層線路的內(nèi)層阻抗，使得多層印制電路板的內(nèi)層阻抗?jié)M足高精度要求，有效提高阻抗合格率。

s5、后處理形成多層板結(jié)構(gòu)的印制電路板。

所述印制電路板的制作方法，首先根據(jù)客戶需求依次進(jìn)行層疊結(jié)構(gòu)設(shè)計(jì)及阻抗設(shè)計(jì)，得到印制電路板的各介質(zhì)層的各初始參數(shù)，進(jìn)而通過(guò)阻抗設(shè)計(jì)軟件得到印制電路板中的阻抗線的初始阻抗設(shè)計(jì)參數(shù)，然后在開(kāi)料后根據(jù)實(shí)際開(kāi)料后的材料實(shí)際參數(shù)對(duì)初始阻抗設(shè)計(jì)參數(shù)進(jìn)行調(diào)整修正，接著又在制作內(nèi)層線路的過(guò)程中根據(jù)實(shí)際生產(chǎn)因素影響對(duì)新的阻抗設(shè)計(jì)參數(shù)進(jìn)行調(diào)整修正，對(duì)蝕刻的生產(chǎn)參數(shù)進(jìn)行調(diào)整，得到多層板結(jié)構(gòu)的印制電路板。

一般地，影響pcb阻抗的因素主要有線寬、介質(zhì)層厚度、銅厚、介電常數(shù)、阻焊層厚度等。外層阻抗線的阻抗控制比內(nèi)層更加困難，且外層微帶線的線路損耗等也比內(nèi)層帶狀線更大，因而高速pcb產(chǎn)品的高速阻抗線一般布置在pcb的內(nèi)層。所述印制電路板的制作方法，可提供一種高精度內(nèi)層阻抗的多層印制電路板的制作方法，通過(guò)開(kāi)料及制作內(nèi)層線路的制作過(guò)程中對(duì)影響阻抗值的因素進(jìn)行糾正，可解決印制電路板因生產(chǎn)過(guò)程中各因素導(dǎo)致內(nèi)層阻抗難以控制的問(wèn)題，穩(wěn)定地控制印制電路板的內(nèi)層阻抗?jié)M足高精度的要求，提高印制電路板的高速信號(hào)傳輸性能，進(jìn)而能夠提高印制電路板的阻抗合格率，降低阻抗報(bào)廢率，降低生產(chǎn)成本，減少因阻抗不良問(wèn)題而導(dǎo)致的交期延誤問(wèn)題，尤其適用于高精度阻抗產(chǎn)品(內(nèi)層阻抗控制精度小于±10％,如為±7％、±5％公差)的制作，能夠有效改善高精度阻抗產(chǎn)品的阻抗合格率低的問(wèn)題。

進(jìn)一步地，如圖1、圖2所示，在步驟s1之前，所述印制電路板的制作方法還包括步驟：

s0、文件優(yōu)化設(shè)計(jì)：印制電路板布線完成后，在印制電路板的圖形設(shè)計(jì)的空曠區(qū)及/或孤立線區(qū)域鋪設(shè)平衡銅點(diǎn)。通過(guò)在pcb的圖形設(shè)計(jì)的空曠區(qū)、孤立線等區(qū)域鋪設(shè)平衡銅點(diǎn)，能夠提升圖形的殘銅分布均勻性，進(jìn)而達(dá)到高精度阻抗控制的要求。本實(shí)施例中，平衡銅點(diǎn)可根據(jù)實(shí)際情況進(jìn)行鋪設(shè)，對(duì)pcb文件進(jìn)行適當(dāng)優(yōu)化，在不影響pcb電氣性能的基礎(chǔ)上，達(dá)到高精度阻抗控制要求?？蛇x地，所述平衡銅點(diǎn)可鋪設(shè)為一定尺寸、間距的正方形或圓形，其大小、間距可依據(jù)圖形區(qū)域的殘銅率進(jìn)行確定，保證鋪設(shè)的平衡銅點(diǎn)區(qū)域的殘銅率與圖形區(qū)域相當(dāng)。

進(jìn)一步地，所述步驟s5具體包括以下步驟：

s51、棕化、壓合：將阻抗線所在層的芯板進(jìn)行棕化處理獲得棕化層，并采用開(kāi)料后的同批次的半固化片進(jìn)行疊合，使得半固化片位于芯板之間，形成疊層板，通過(guò)熱壓工藝對(duì)疊合板進(jìn)行壓合形成多層板；

s52、鉆孔、電鍍、外層線路蝕刻、阻焊：對(duì)多層板進(jìn)行鉆孔、電鍍、外層線路蝕刻以及阻焊制作，形成完整的多層板結(jié)構(gòu)的印制電路板。具體地，步驟s52中可采用常規(guī)阻抗控制精度的印制電路板制作工藝進(jìn)行制作。

通過(guò)采用上述步驟，可對(duì)經(jīng)過(guò)s4步驟控制后的批量生產(chǎn)的產(chǎn)品進(jìn)行后續(xù)處理，進(jìn)而得到多層板結(jié)構(gòu)的印制電路板。

進(jìn)一步地，在步驟s51中：進(jìn)行熱壓工藝時(shí)，調(diào)整材料的壓合程序，調(diào)整疊板時(shí)緩沖材料的用量，使得材料的升溫速率下調(diào)0.2℃/min～0.5℃/min。具體地，材料的升溫速率相對(duì)于常規(guī)制作參數(shù)下調(diào)0.2℃/min～0.5℃/min。進(jìn)而，在保證填膠良好的情況下可改善介質(zhì)層的厚度均勻性，進(jìn)一步降低阻抗控制難度，提高產(chǎn)品的阻抗合格率。進(jìn)一步地，在步驟s51與s52之間，芯板不能進(jìn)行返工處理，以免影響阻抗控制。

本實(shí)施例中，在步驟s5之后，所述印制電路板的制作方法還包括以下步驟：

s6、阻抗測(cè)試：采用tdr設(shè)備測(cè)試批量生產(chǎn)后的印制電路板的阻抗值，并根據(jù)阻抗控制公差判定印制電路板的內(nèi)層阻抗是否合格。進(jìn)而，能夠?qū)χ谱骱蟮漠a(chǎn)品進(jìn)行檢測(cè)，判斷產(chǎn)品的內(nèi)層阻抗是否合格，操作方便。本實(shí)施例中，可采用上升時(shí)間小于35ps的tdr的設(shè)備進(jìn)行測(cè)試，可測(cè)試高精度內(nèi)層阻抗的印制電路板的阻抗值。

本實(shí)施例所述的印制電路板的制作方法，通過(guò)對(duì)印制電路板進(jìn)行文件優(yōu)化設(shè)計(jì)、疊層結(jié)構(gòu)設(shè)計(jì)、阻抗設(shè)計(jì)等，在生產(chǎn)過(guò)程中對(duì)影響阻抗值的各因素進(jìn)行監(jiān)控和實(shí)時(shí)調(diào)整，能夠解決印制電路板因設(shè)計(jì)和生產(chǎn)等因素導(dǎo)致內(nèi)層阻抗難以控制的問(wèn)題，可穩(wěn)定地控制多層印制電路板的內(nèi)層阻抗?jié)M足高精度的要求，并可顯著提高同一塊大板中不同區(qū)域信號(hào)線的阻抗均勻性，避免pcb中高速信號(hào)線因阻抗不匹配問(wèn)題而引起信號(hào)反射和失真等信號(hào)完整性問(wèn)題，從而提高印制電路板的高速信號(hào)傳輸性能，顯著提升高精度阻抗pcb的阻抗合格率，降低阻抗報(bào)廢率及其帶來(lái)的交期延誤問(wèn)題等，其具有可操作性強(qiáng)、效果良好、有效提升阻抗合格率等優(yōu)點(diǎn)。

一種印制電路板，采用如上所述的印制電路板的制作方法制作得到。具體地，本實(shí)施例的印制電路板為多層板結(jié)構(gòu)，其包括多張芯板和半固化片，所述芯板經(jīng)制作形成線路圖形，多張芯板與半固化片組合，并經(jīng)壓合獲得多層印制電路板。并且，該印制電路板的傳輸線有內(nèi)層阻抗控制要求，其內(nèi)層阻抗控制精度為小于±10％如±7％、±5％公差的高精度控制要求。所述印制電路板，采用上述的印制電路板的制作方法制作得到，產(chǎn)品的阻抗合格率高、生產(chǎn)成本低，不易出現(xiàn)阻抗不良問(wèn)題。

為了更充分理解本實(shí)施例的印制電路板的制作方法，下面結(jié)合一具體實(shí)例對(duì)該制作方法進(jìn)行詳細(xì)介紹和說(shuō)明：

如圖3所示，需制作的印制電路板為8層結(jié)構(gòu)，各層的排列分別如下：art01層為sig01層，art02層為gnd01層，art03層為sig02層，art04層為gnd02層，art05層為power層，art06層為sig03層，art07層為gnd03層，art08層為sig04層。其中，sig02層、sig03層為高速信號(hào)的阻抗線的布線層，其中，每層均布置有單端阻抗線300和差分阻抗線400，阻抗線的阻抗精度要求嚴(yán)格，阻抗控制公差在±5％以內(nèi)。對(duì)于此高精度內(nèi)層阻抗的印制電路板的制作方法對(duì)應(yīng)包括以下步驟：

s0、文件優(yōu)化設(shè)計(jì)：對(duì)pcb文件進(jìn)行適當(dāng)優(yōu)化，在pcb拼版的內(nèi)層圖形空曠區(qū)、孤立線等區(qū)域鋪設(shè)平衡銅點(diǎn)，提升圖形的殘銅分布均勻性，其中，平衡銅點(diǎn)可鋪設(shè)為圓形，圓的直徑可為1.25mm，相鄰圓上下左右的中心距可為2mm。

s1、疊層結(jié)構(gòu)設(shè)計(jì)：根據(jù)pcb的板厚、電源層、地層等的設(shè)計(jì)要求以及pcb上信號(hào)的頻率、速率等要求，選擇lowdk/lowloss的改性fr4材料進(jìn)行疊層結(jié)構(gòu)設(shè)計(jì)。其中，可根據(jù)經(jīng)驗(yàn)設(shè)計(jì)得到sig01層到gnd01層的介質(zhì)層(半固化片100)、gnd01層到sig02層的介質(zhì)層(芯板200)、sig02層到gnd02層的介質(zhì)層(半固化片100)、gnd02層到power層的介質(zhì)層(芯板200)、power層到sig03層的介質(zhì)層(半固化片100)、sig03層到gnd03層的介質(zhì)層(芯板200)、gnd03層到sig04層的介質(zhì)層(半固化片100)的初始介質(zhì)層厚度和初始介電常數(shù)。并設(shè)計(jì)得到sig01層、gnd01層、gnd03層和sig04層的初始銅厚值均為18μm，sig02層、sig03層、gnd02層和power層的初始銅厚值均為12μm。銅箔類型均可選擇vlp類型。

s2、阻抗設(shè)計(jì)：疊層結(jié)構(gòu)設(shè)計(jì)完成后，根據(jù)阻抗控制要求及s1中得到的數(shù)據(jù)，采用阻抗設(shè)計(jì)軟件進(jìn)行相應(yīng)的阻抗設(shè)計(jì)，獲得印制電路板的各阻抗線的初始阻抗設(shè)計(jì)參數(shù)。在該實(shí)例中，sig02層和sig03層的阻抗線有阻抗控制要求，且sig02層和sig03層的阻抗線為高速信號(hào)傳輸線，阻抗控制公差要求為±5％，各阻抗層的單端阻抗要求值為50ohm，差分阻抗的要求值為100ohm。sig02層的參考屏蔽層為gnd01層和gnd02層，sig03層的參考屏蔽層為power層和gnd03層。可通過(guò)阻抗設(shè)計(jì)軟件計(jì)算出滿足上述工藝條件的單端阻抗線的初始阻抗設(shè)計(jì)參數(shù)即初始上線寬值w10和初始下線寬值w20，差分阻抗線的初始阻抗設(shè)計(jì)參數(shù)即初始上線寬值w10、初始下線寬值w20和初始下線寬值w20/初始線距值s0。

s3、開(kāi)料及優(yōu)化阻抗設(shè)計(jì)：按照pcb拼版尺寸將指定材料的芯板和半固化片裁減成一定尺寸。以sig02層的單端阻抗線300為例，選取可用于art02層和art03層的芯板3張，用九點(diǎn)法測(cè)試每塊芯板的厚度并計(jì)算均值得到h1，選取可用于art03層和art04層的半固化片3張分別壓合成板，用九點(diǎn)法測(cè)試其厚度并計(jì)算均值得到h2，采用諧振腔法實(shí)測(cè)芯板和半固化片的介電常數(shù)分別er1和er2，分別將h1、h2、er1、er2與對(duì)應(yīng)的h0、h0′、er0、er0′進(jìn)行對(duì)比，得到sig02層的單端阻抗線的新的阻抗設(shè)計(jì)參數(shù)。同樣的，對(duì)于sig02層的差分阻抗線、sig03層的單端阻抗線以及sig03層的差分阻抗線均可采用上面步驟得到對(duì)應(yīng)的新的阻抗設(shè)計(jì)參數(shù)。

s4、制作內(nèi)層線路：采用化學(xué)微蝕方法對(duì)芯板表銅進(jìn)行粗化、清潔，而后貼覆25μm厚度的ldi干膜，并采用ldi曝光機(jī)進(jìn)行圖形轉(zhuǎn)移。在顯影后、蝕刻前采用銅厚測(cè)量?jī)x測(cè)試art03層和art06層的芯板的實(shí)際銅厚值分別為t1和t2，將(t1-0.5)與art03層的初始銅厚值進(jìn)行對(duì)比，將(t2-0.5)與art06層的初始銅厚值進(jìn)行對(duì)比，獲得各層的阻抗線的最新的阻抗設(shè)計(jì)參數(shù)。進(jìn)一步地，選擇art02與art03層、art06與art07層的芯板各一塊作為fa板，采用4.2m/min的蝕刻速度制作首板，蝕刻完成后采用線寬測(cè)量?jī)x測(cè)試art03層和art06層的阻抗線的實(shí)際阻抗設(shè)計(jì)參數(shù)，然后分別與上一步中最新的阻抗設(shè)計(jì)參數(shù)進(jìn)行對(duì)比，確定是以該蝕刻時(shí)的生產(chǎn)參數(shù)進(jìn)行生產(chǎn)還是對(duì)生產(chǎn)參數(shù)進(jìn)行調(diào)整，直至滿足條件后以調(diào)整后的蝕刻的生產(chǎn)參數(shù)進(jìn)行批量生產(chǎn)。在批量生產(chǎn)過(guò)程中每10塊芯板抽測(cè)一塊進(jìn)行實(shí)際阻抗設(shè)計(jì)參數(shù)檢測(cè)，根據(jù)測(cè)試結(jié)果實(shí)時(shí)微調(diào)蝕刻生產(chǎn)參數(shù)。

s51、棕化、壓合：將上述線寬控制合格的芯板進(jìn)行棕化處理線獲得棕化層，并采用前述測(cè)試過(guò)厚度、介電常數(shù)的同批次半固化片經(jīng)邦定、打鉚釘形成疊合板，半固化片位于芯板之間，并通過(guò)熱壓工藝對(duì)疊合板進(jìn)行壓合形成多層板。進(jìn)一步地，壓合時(shí)優(yōu)化調(diào)整將壓合程序升溫段時(shí)間延長(zhǎng)3min，疊板時(shí)牛皮紙的用量與常規(guī)上板相一致，使得實(shí)測(cè)材料的升溫速率相比于正常參數(shù)3.2℃/min下降至2.8℃/min。

s52、鉆孔、電鍍、外層線路蝕刻、阻焊等：按常規(guī)阻抗控制精度的印制電路板制作工藝進(jìn)行鉆孔、電鍍、外層線路蝕刻、阻焊等制作，形成結(jié)構(gòu)完整的8層板結(jié)構(gòu)的印制電路板；

s6、阻抗測(cè)試：采用上升時(shí)間為22.3ps的矢量網(wǎng)絡(luò)分析儀測(cè)試該8層板結(jié)構(gòu)的印制電路板的阻抗值，判斷各阻抗值是否均滿足±5％公差的要求，判斷產(chǎn)品是否合格。

以上所述實(shí)施例的各技術(shù)特征可以進(jìn)行任意的組合，為使描述簡(jiǎn)潔，未對(duì)上述實(shí)施例中的各個(gè)技術(shù)特征所有可能的組合都進(jìn)行描述，然而，只要這些技術(shù)特征的組合不存在矛盾，都應(yīng)當(dāng)認(rèn)為是本說(shuō)明書(shū)記載的范圍。

以上所述實(shí)施例僅表達(dá)了本發(fā)明的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。因此，本發(fā)明專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。