本實用新型涉及電子技術產品領域，尤其涉及一種低壓差輸出電流過沖抑制電路。

背景技術：

開環(huán)控制的LED恒流驅動電路具有電路結構簡單、響應速度快等優(yōu)點，因此應用廣泛。例如基于遲滯控制的LED恒流驅動電路如圖1，基于固定TOFF和固定峰值電流的LED恒流驅動電路圖2。圖1中，傳統(tǒng)的遲滯控制恒流驅動電路包括電感電流檢測電路11，電壓基準源電路12，遲滯窗口控制電路13和功率管驅動電路14。圖2中，傳統(tǒng)的固定TOFF和固定峰值電流恒流驅動電路包括電感峰值電流控制電路21，關斷時間控制電路22，PWM信號產生電路23和功率管驅動電路14。但上述電路有一個共同的缺點，即在輸入輸出壓差接近時，輸出電流存在較大的過沖。如圖3所示，在輸入電壓降低到接近輸出電壓附近時輸出電流存在一段較大的過沖。在申請?zhí)枮镃N201210591445.2的專利申請中，升降壓開關電源及其控制器中采用最大導通時間限制電路來限制峰值電流。針對遲滯控制或者固定峰值電流控制的電路，因為遲滯控制電路的固有結構中已經包含了峰值電流限制電路，同樣的固定峰值電流控制電路固有結構本身也已經包含了峰值電流限制電路。在傳統(tǒng)的遲滯控制電路，或者固定峰值電流控制電路中，并不需要額外增加最大導通時間限制電路來實現(xiàn)峰值電流限制。傳統(tǒng)電路中并沒有解決低壓差輸出電流過沖的問題。為解決上述電路存在的問題，本實用新型提出一種低壓差輸出電流過沖抑制電路。

技術實現(xiàn)要素：

本實用新型的目的是提供一種在輸入輸出電壓接近時有效抑制輸出電流過沖的低壓差輸出電流過沖抑制電路。

本實用新型的目的可通過如下技術措施來實現(xiàn)：一種低壓差輸出電流過沖抑制電路，應用于一LED恒流驅動電路，所述LED恒流驅動電路包括一功率管驅動電路，所述低壓差輸出電流過沖抑制電路包括一限制電路，所述限制電路電性連接功率管驅動電路以抑制所述LED恒流驅動電路中的輸出電流過沖。

優(yōu)選地，所述限制電路為一最大導通時間限制電路。

優(yōu)選地，所述功率管驅動電路包括一輸出端和至少一輸入端，所述最大導通時間限制電路包括一反相器、一恒流源、一電容、一開關及一比較器，所述開關包括一控制端、一第一端及一第二端，所述比較器一第一輸入端、一第二輸入端及一輸出端，所述反相器的輸入端電性連接所述功率管驅動電路的輸出端，所述反相器的輸出端電性連接所述開關的控制端，所述開關的第一端電性連接所述恒流源，所述開關的第二端接地，所述電容的一端電性連接所述開關的第一端，所述電容的另一端接地，所述比較器的第一輸入端電性連接所述電容的一端，所述比較器的第二輸入端接收一基準電壓，所述比較器的輸出端電性連接所述功率管驅動電路的至少一輸入端以觸發(fā)所述功率管的關斷。

優(yōu)選地，所述功率管驅動電路包括一輸出端和至少一輸入端，所述最大導通時間限制電路包括一計數(shù)器，所述計數(shù)器包括一時鐘信號輸入端、一復位端及一輸出端，所述計數(shù)器的時鐘信號輸入端用以接收時鐘信號，所述計數(shù)器的復位端電性連接所述功率管驅動電路的輸出端以接收驅動信號，所述計數(shù)器的輸出端電性連接所述功率管驅動電路的至少一輸入端以觸發(fā)所述功率管的關斷。

優(yōu)選地，所述限制電路為一最低開關頻率限制電路。

優(yōu)選地，所述功率管驅動電路包括一輸出端和至少一輸入端，所述最低開關頻率限制電路包括一單穩(wěn)態(tài)觸發(fā)器、一恒流源、一電容、一開關及一比較器，所述開關包括一控制端、一第一端及一第二端，所述比較器一第一輸入端、一第二輸入端及一輸出端，所述單穩(wěn)態(tài)觸發(fā)器的輸入端電性連接所述功率管驅動電路的輸出端以接收驅動信號，所述單穩(wěn)態(tài)觸發(fā)器的輸出端電性連接所述開關的控制端，所述開關的第一端電性連接所述恒流源，所述開關的第二端接地，所述電容的一端電性連接所述開關的第一端，所述電容的另一端接地，所述比較器的第一輸入端電性連接所述電容的一端，所述比較器的第二輸入端接收一基準電壓，所述比較器的輸出端電性連接所述功率管驅動電路的至少一輸入端以觸發(fā)所述功率管的關斷。

優(yōu)選地，所述功率管驅動電路包括一輸出端和至少一輸入端，所述最低開關頻率限制電路包括一計數(shù)器和一單穩(wěn)態(tài)觸發(fā)器，所述計數(shù)器包括一時鐘信號輸入端、一復位端及一輸出端，所述單穩(wěn)態(tài)觸發(fā)器的輸入端電性連接所述功率管驅動電路的輸出端以接收驅動信號，所述單穩(wěn)態(tài)觸發(fā)器的輸出端電性連接所述計數(shù)器的復位端，所述計數(shù)器的時鐘信號輸入端用以接收時鐘信號，所述計數(shù)器的輸出端電性連接所述功率管驅動電路的至少一輸入端以觸發(fā)所述功率管的關斷。

本實用新型中的低壓差輸出電流過沖抑制電路，通過在傳統(tǒng)開環(huán)控制的恒流驅動電路中加入最大導通時間限制電路或者最低開關頻率限制電路，控制輸出電流的平均電流（峰值電流限制的功能已經有其他的電路去實現(xiàn)），以抑制低壓差輸出電流過沖。該低壓差輸出電流過沖抑制電路解決了傳統(tǒng)開環(huán)恒流控制電路在輸入輸出電壓接近時的輸出電流過沖問題，提高系統(tǒng)可靠性，方案簡單易于實現(xiàn)。

附圖說明

圖1為傳統(tǒng)的遲滯控制的LED恒流驅動電路的結構圖；

圖2為傳統(tǒng)的固定TOFF和固定峰值電流恒流驅動電路的結構圖；

圖3為傳統(tǒng)開環(huán)控制電路的輸出電流與輸入電壓特性曲線圖；

圖4為本實用新型的解決遲滯控制電路的輸出電流過沖的電路結構圖；

圖5為本實用新型的解決固定TOFF和固定峰值電流控制電路的輸出電流過沖的電路結構圖；

圖6為固定TOFF和固定峰值電流控制的LED驅動電路的電路圖；

圖7A和圖7B為低壓差過沖原理示意圖；

圖8A和圖8B為臨界點功率管直通示意圖；

圖9為引入最大導通時間限制電路后的輸出電流波形圖；

圖10為本實用新型的最大導通時間限制電路實施例一的電路結構圖；

圖11為本實用新型的最大導通時間限制電路實施例二的電路結構圖；

圖12為本實用新型的最低開關頻率限制電路實施例一的電路結構圖；

圖13為本實用新型的最低開關頻率限制電路實施例二的電路結構圖。

具體實施方式

為使本實用新型的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合附圖所示，作詳細說明如下。

下面以基于固定TOFF(固定關斷時間)和固定峰值電流的LED恒流驅動電路為例來說明低壓差過沖原理。圖6是固定TOFF和固定峰值電流控制的LED驅動電路的完整電路圖。固定TOFF和固定峰值電流控制的LED驅動電路包括LED負載D1、D2，電感L，續(xù)流二極管D3，MOS開關Q，供電電阻R11，濾波電容C11，TOFF時間設定電容C12，峰值電流設定電阻R12, 固定TOFF和固定峰值電流集成電路U。固定TOFF和固定峰值電流集成電路U包括電源輸入引腳VDD,關斷時間設置引腳TOFF，驅動端DRV，峰值電流檢測引腳CS，接地端VSS。固定TOFF和固定峰值電流集成電路U初始上電后，驅動端DRV為低電平，MOS開關Q斷開，峰值電流檢測引腳CS電壓為零。驅動端DRV低電平持續(xù)時間達到設定的TOFF時間長度后，驅動端DRV轉為高電平，MOS開關Q導通，輸入電壓源VIN通過LED負載D1、D2，電感L、MOS開關Q到電阻R12形成的回路對電感L進行充電；電感電流逐漸上升；當峰值電流檢測引腳CS的電壓上升到設定的參考電壓后，驅動端DRV轉為低電平，MOS開關Q關斷，LED負載D1、D2，電感L，續(xù)流二極管D3形成放電回路，電感電流逐漸下降，當驅動端DRV在低電平持續(xù)時間超過設定的TOFF(固定關斷時間)后，則驅動端DRV翻轉為高電平重新轉入充電狀態(tài)。

基于圖6，易于說明低壓差輸出過沖的原理。當輸入輸出電壓壓差較大時，電感電流線性上升，因此輸出電流為：

Io=Ipk-0.5*△I

其中，Io指輸出電流；Ipk指電感峰值電流；△I指電感紋波電流。

而當輸入輸出電壓（LED負載D1，D2兩端的電壓差為輸出電壓）接近時，在TON階段（即電感在充電階段），電感L兩端壓降隨電流增大而變小，電感電流非線性上升，這種情況下輸出電流平均值大于電感電流線性上升的情形。

圖7A和圖7B是低壓差過沖原理示意圖。

圖7A是輸入輸出壓差較大時電感電流線性上升的輸出電流波形圖，圖7A中輸出電流均值Io等于電感峰值電流Ipk減去電感紋波電流△I的一半。

圖7B是輸入輸出壓差較小時電感電流非線性上升的輸出電流波形圖，從圖7B可見，在電感電流充電階段(TON階段)，由于電感電流非線性上升，輸出電流的均值要大于圖7A中線性上升情況下的輸出電流均值，這是低壓差時輸出電流過沖的原因。

圖8A和圖8B為臨界點MOS開關Q直通示意圖，圖8A中電感電流線性上升，而在輸入電壓與輸出電壓接近的特定臨界點時，因為電感峰值電流始終達不到系統(tǒng)設定的峰值電流點，會如圖8B所示，MOS開關Q直通導致輸出電流接近等于峰值電流Ipk。以上解釋了低壓差輸出電流過沖的原理。

本實用新型是在開環(huán)控制的LED恒流驅動電路中引入最大導通時間限制或最低開關頻率限制電路，可有效抑制輸出電流過沖。具體結構分別如圖4，圖5所示。圖4中，遲滯控制恒流驅動電路包括電感電流檢測電路11，電壓基準源電路12，遲滯窗口控制電路13和功率管驅動電路14。本實用新型的最大導通時間限制電路15連接于功率管驅動電路14。圖5中，固定TOFF和固定峰值電流集成電路包括電感峰值電流控制電路21，關斷時間控制電路22，PWM信號產生電路23和功率管驅動電路14。本實用新型的最大導通時間限制電路15連接于功率管驅動電路14。

圖4、圖5中的最大導通時間限制電路也可用最低開關頻率限制電路來代替。

參見圖9，加粗實線波形圖是引入最大導通時間限制電路后的輸出電流波形圖。由于引入最大導通時間限制電路，在輸入輸出壓差接近的情況，功率管MOS開關Q導通時間一旦達到最大導通時間則立即轉入關斷（傳統(tǒng)的控制電路在電感電流的峰值電流未達到設定的峰值電流之前功率管會一直處于導通狀態(tài)），因此限制了輸出電流的過沖。

圖10、圖11分別給出了2種最大導通時間限制電路的實施例。

圖10中的最大導通時間限制電路包括恒流源I1、反相器IV、電容C1、開關S1、比較器COMP1。該反相器INV的輸入端連接于該MOS開關Q的柵極的驅動信號DRV，輸出端連接于該開關S1的控制端，該開關S1的一端連接于該恒流源I1，另一端接地，該電容C1的一端連接于該開關S1的一端，另一端接地，該比較器COMP1的第一輸入端連接于該電容C1的一端，第二輸入端連接于基準電壓VREF，輸出端連接于功率管驅動電路14的一輸入端以觸發(fā)該MOS開關Q的關斷。

當驅動端DRV為高電平時，開關S1斷開，恒流源I1對電容C1充電。當C1上電壓高過基準電壓VREF時，比較器COMP1翻轉輸出高電平，輸出信號TONMAX_MARK變?yōu)楦唠娖?。輸出信號TONMAX_MARK為高電平則表明驅動端DRV輸出驅動信號控制MOS開關Q的導通時間已經達到最大導通時間限制，輸出信號TONMAX_MARK接至圖4或圖5的功率管驅動電路14的輸入端以觸發(fā)MOS開關Q的關斷。

圖11中，通過計數(shù)器5D對時鐘信號CLK計時。驅動端DRV是開關型LED驅動電路中功率管驅動電路14中MOS開關Q柵極的驅動信號。計數(shù)器5D的時鐘信號輸入端接收一時鐘信號CLK，計數(shù)器5D的復位端接收來自驅動端DRV的驅動信號（低電平復位）。當驅動信號DRV為高電平，則啟動計數(shù)器5D計時，當驅動信號DRV為低電平，則計數(shù)器5D清零。如果驅動信號DRV持續(xù)為高電平超過設定時間，則計數(shù)器5D的輸出信號TONMAX_MARK翻轉，觸發(fā)功率管，即圖6中的MOS開關Q的關斷。

圖12、圖13分別給出了2種最低開關頻率限制電路的實施例。

圖12中的最低開關頻率限制電路包括：單穩(wěn)態(tài)觸發(fā)器6D、恒流源I1、電容C1、開關S1、比較器COMP1。該單穩(wěn)態(tài)觸發(fā)器6D的輸入端接收來自驅動端DRV的驅動信號，輸出端連接于該開關S1的控制端，該開關S1的一端連接于該恒流源I1，另一端接地，該電容C1的一端連接于該開關S1的一端，另一端接地，該比較器COMP1的第一輸入端連接于該電容C1的一端，第二輸入端連接于基準電壓VREF，輸出端連接于該功率管驅動電路14的一輸入端，以觸發(fā)該功率管，即圖6中的MOS開關Q的關斷。

驅動信號DRV輸入到單穩(wěn)態(tài)觸發(fā)器6D生成脈沖信號Y。脈沖信號Y為低電平時，開關S1斷開，恒流源I1對電容C1充電，當C1上電壓高過基準電壓VREF時，比較器COMP1翻轉輸出高電平，TSMAX_MARK信號變?yōu)楦唠娖?。TSMAX_MARK信號為高電平則表明系統(tǒng)工作頻率已經達到最低開關頻率限制，TSMAX_MARK信號接至圖4或圖5的功率管驅動電路14的輸入端，觸發(fā)開啟新的開關周期。

圖13中的最低開關頻率限制電路包括：單穩(wěn)態(tài)觸發(fā)器6D和計數(shù)器5D。DRV是開關型LED驅動電路中功率管驅動電路的柵極的驅動信號。驅動信號DRV送單穩(wěn)態(tài)觸發(fā)器6D生成脈沖信號Y。其中時鐘信號CLK接計數(shù)器5D的時鐘信號輸入端，脈沖信號Y接計數(shù)器5D的復位端(高電平復位)。當脈沖信號Y為低電平則啟動計數(shù)器5D計時，當脈沖信號Y為高電平則計數(shù)器5D清零。如果脈沖信號Y持續(xù)為低電平超過設定時間，則計數(shù)器5D的輸出信號TSMAX_MARK翻轉，輸出信號TSMAX_MARK接至圖4或圖5的功率管驅動電路14的輸入端，觸發(fā)開啟新的開關周期。

以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。