本公開涉及半導體領域，尤其涉及一種延時鎖相環(huán)電路、延時鎖相方法及存儲器。

背景技術：

1、為了滿足ddr(double?data?rate)內存的寬工作范圍以及高精度，延遲線多采用粗調和細調相結合的方式。為了產(chǎn)生高精度的延時，細調過程多采用相位插值技術。為了減少延遲鎖相環(huán)(delay?loop?lock，dll)在數(shù)據(jù)傳輸(跟蹤)過程中帶來的抖動，多采用移位寄存器(shift?registers)對細調過程進行控制。

2、隨著未來ddr的工作范圍越來越寬，若粗調延時單元的單元延時過小，則會導致低頻情況所需要的粗調延時單元數(shù)量大大增加；若粗調延時單元的單元延時過大，則會導致高頻情況下所需要的細調延時單元數(shù)量大大增加。并且，為了滿足更高頻情況下的分辨率的要求，細調延時單元的數(shù)量會急劇增加。那么，在細調鎖定過程中繼續(xù)采用傳統(tǒng)的移位寄存器進行控制，將會使細調鎖定過程花費較多的時間。

技術實現(xiàn)思路

1、有鑒于此，本公開實施例提供了一種延時鎖相環(huán)電路、延時鎖相方法及存儲器，以加快細調鎖定過程。

2、本發(fā)明的技術方案是這樣實現(xiàn)的：

3、本公開實施例提供了一種延時鎖相環(huán)電路，包括：比較器、細調控制電路、細調電路；比較器，被配置為接收參考時鐘信號和待細調時鐘信號，并比較參考時鐘信號和待細調時鐘信號的相位，生成第一反饋信號；第一反饋信號的跳變表征參考時鐘信號和待細調時鐘信號的相位關系發(fā)生變化；細調控制電路，連接比較器，被配置為生成細調控制碼；以及，接收第一反饋信號，并響應于第一反饋信號，基于二進制搜索算法調整細調控制碼；細調電路，被配置為接收細調控制碼和細調輸入時鐘信號，對細調輸入時鐘信號施加細調延時值，生成待細調時鐘信號；并響應于細調控制碼中每一位編碼的數(shù)值變化，調整細調延時值，直至參考時鐘信號與待細調時鐘信號的相位差小于細調電路的單位延時量。

4、本公開提供了一種延時鎖相方法，包括：接收參考時鐘信號和待細調時鐘信號，并比較參考時鐘信號和待細調時鐘信號的相位，生成第一反饋信號；第一反饋信號的跳變表征參考時鐘信號和待細調時鐘信號的相位關系發(fā)生變化；基于二進制搜索算法生成細調控制碼；以及，接收第一反饋信號，并響應于第一反饋信號，基于二進制搜索算法調整細調控制碼；接收細調控制碼和待細調時鐘信號，對待細調時鐘信號施加細調延時值，生成待細調時鐘信號；并響應于細調控制碼中每一位編碼的數(shù)值變化，調整細調延時值，直至參考時鐘信號與待細調時鐘信號的相位差小于細調電路的單位延時量。

5、本公開還提供了一種存儲器，存儲器包括上述方案中的延時鎖相環(huán)電路，存儲器為動態(tài)隨機存取存儲器dram。

6、本公開實施例提供了一種延時鎖相環(huán)電路，延時鎖相環(huán)電路包括：比較器、細調控制電路、細調電路；比較器，被配置為接收參考時鐘信號和待細調時鐘信號，并比較參考時鐘信號和待細調時鐘信號的相位，生成第一反饋信號；第一反饋信號的跳變表征參考時鐘信號和待細調時鐘信號的相位關系發(fā)生變化；細調控制電路，連接比較器，被配置為生成細調控制碼；以及，接收第一反饋信號，并響應于第一反饋信號，基于二進制搜索算法調整細調控制碼；細調電路，被配置為接收細調控制碼和細調輸入時鐘信號，對細調輸入時鐘信號施加細調延時值，生成待細調時鐘信號；并響應于細調控制碼中每一位編碼的數(shù)值變化，調整細調延時值，直至參考時鐘信號與待細調時鐘信號的相位差小于細調電路的單位延時量。這樣，細調控制電路可以利用二進制搜索算法生成和調整細調控制碼。細調控制電路每次調整細調控制碼，細調電路會將對應的細調延時值調整為當前調整子區(qū)間的中間值。并且，能夠基于比較待細調時鐘信號與參考時鐘信號的相位關系，依次確定下一個調整子區(qū)間。也即，細調控制電路能夠使用二分法快速縮小調整子區(qū)間。從而，能夠減少待細調時鐘信號與參考時鐘信號的比較次數(shù)，進一步加快延時鎖相環(huán)電路的細調鎖定過程。

技術特征：

1.一種延時鎖相環(huán)電路，其特征在于，包括：比較器、細調控制電路和細調電路；

2.根據(jù)權利要求1所述的延時鎖相環(huán)電路，其特征在于，所述延時鎖相環(huán)電路還包括：粗調電路；

3.根據(jù)權利要求2所述的延時鎖相環(huán)電路，其特征在于，

4.根據(jù)權利要求2所述的延時鎖相環(huán)電路，其特征在于，所述細調輸入時鐘信號包括：第一細調輸入時鐘信號和第二細調輸入時鐘信號；所述第一細調輸入時鐘信號的目標跳變沿和所述第二細調輸入時鐘信號的目標跳變沿均對應所述最大細調區(qū)間的邊界值。

5.根據(jù)權利要求4所述的延時鎖相環(huán)電路，其特征在于，所述細調電路包括：譯碼電路；

6.根據(jù)權利要求5所述的延時鎖相環(huán)電路，其特征在于，所述細調延時碼包括：第一細調延時碼、第二細調延時碼、第三細調延時碼和第四細調延時碼；

7.根據(jù)權利要求6所述的延時鎖相環(huán)電路，其特征在于，所述譯碼電路還包括：第一選擇器、第二選擇器和第三選擇器；

8.根據(jù)權利要求5所述的延時鎖相環(huán)電路，其特征在于，所述細調電路還包括：第一選擇電路和第二選擇電路；

9.根據(jù)權利要求8所述的延時鎖相環(huán)電路，其特征在于，所述默認延時碼包括：第一默認延時碼和第二默認延時碼；

10.根據(jù)權利要求9所述的延時鎖相環(huán)電路，其特征在于，所述第一選擇電路包括：第一與門和第四選擇器；所述第二選擇電路包括：第二與門和第五選擇器；其中，

11.根據(jù)權利要求5所述的延時鎖相環(huán)電路，其特征在于，所述細調電路還包括：細調移位寄存器；

12.根據(jù)權利要求5所述的延時鎖相環(huán)電路，其特征在于，所述細調電路還包括：順序檢測電路、脈沖更新電路、順序檢測寄存器和邊沿檢測電路；其中，

13.一種延時鎖相方法，其特征在于，包括：

14.根據(jù)權利要求13所述的延時鎖相方法，其特征在于，所述延時鎖相方法還包括：

15.根據(jù)權利要求14所述的延時鎖相方法，其特征在于，所述延時鎖相方法還包括：

16.一種存儲器，其特征在于，所述存儲器包括如權利要求1至12任一項所述的延時鎖相環(huán)電路，所述存儲器為動態(tài)隨機存取存儲器dram。

技術總結
本公開涉及一種延時鎖相環(huán)電路、延時鎖相方法及存儲器，其中，延時鎖相環(huán)電路包括：比較器、細調控制電路和細調電路。比較器，被配置為接收參考時鐘信號和待細調時鐘信號，生成第一反饋信號；第一反饋信號的跳變表征參考時鐘信號和待細調時鐘信號的相位關系發(fā)生變化。細調控制電路，連接比較器，被配置為基于二進制搜索算法生成細調控制碼；以及，接收第一反饋信號，并響應于第一反饋信號，基于二進制搜索算法調整細調控制碼。細調電路，被配置為并響應于細調控制碼中每一位編碼的數(shù)值變化，調整細調延時值，直至參考時鐘信號與待細調時鐘信號的相位差小于細調電路的單位延時量。從而，能夠快速縮小調整區(qū)間，加快細調鎖定。

技術研發(fā)人員：易峰
受保護的技術使用者：長鑫存儲技術有限公司
技術研發(fā)日：
技術公布日：2025/1/9