本申請(qǐng)涉及半導(dǎo)體，特別是涉及一種半導(dǎo)體結(jié)構(gòu)及其制備方法。

背景技術(shù)：

1、隨著動(dòng)態(tài)隨機(jī)存儲(chǔ)器(dynamic?random?access?memory，簡(jiǎn)稱dram)技術(shù)的發(fā)展，存儲(chǔ)單元的尺寸越來(lái)越小，其陣列架構(gòu)由8f2到6f2再到4f2(f:在給定工藝條件下可獲得的最小圖案尺寸)。

2、為了盡可能地縮小單個(gè)陣列區(qū)晶體管面積，追求更高的芯片面積利用率，出現(xiàn)了垂直溝道陣列晶體管(vertical?channel?transistor，簡(jiǎn)稱vct)技術(shù)。然而隨著特征尺寸的持續(xù)縮小，vct柵控能力會(huì)減弱，影響晶體管的開(kāi)關(guān)比及亞閾值擺幅等，進(jìn)而影響dram讀寫(xiě)速度及功耗等性能。因此，在面對(duì)vct特征尺寸持續(xù)縮小的情況下，如何優(yōu)化vct的柵控能力，是當(dāng)前亟需解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)思路

1、基于此，本申請(qǐng)針對(duì)現(xiàn)有技術(shù)中的不足之處，提供一種半導(dǎo)體結(jié)構(gòu)及其制備方法。

2、一方面，本申請(qǐng)?zhí)峁┝艘环N半導(dǎo)體結(jié)構(gòu)，包括：

3、襯底；所述襯底包括呈陣列排布的多個(gè)有源柱，所述有源柱包括溝道區(qū)域，所述溝道區(qū)域側(cè)壁具有柵極容置槽；

4、多個(gè)柵極；所述柵極包覆對(duì)應(yīng)所述有源柱的所述溝道區(qū)域，且所述柵極至少填充所述柵極容置槽。

5、在一些實(shí)施例中，所述柵極包括填充設(shè)置于所述柵極容置槽內(nèi)的第一部分；

6、所述柵極的所述第一部分包括平行于所述襯底的上表面和下表面，以及連接所述上表面與所述下表面的側(cè)表面。

7、在一些實(shí)施例中，所述側(cè)表面垂直于所述上表面及所述下表面。

8、在一些實(shí)施例中，所述柵極容置槽的深度與所述有源柱徑向尺寸的比例范圍為1/5～1/3。

9、在一些實(shí)施例中，所述柵極還包括與所述第一部分相連的第二部分；

10、所述柵極的所述第二部分位于所述溝道區(qū)域的側(cè)壁上，且在所述有源柱上的正投影覆蓋所述柵極容置槽。

11、在一些實(shí)施例中，所述柵極的所述第二部分在垂直于所述襯底的方向上的尺寸與所述第一部分在垂直于所述襯底的方向上的尺寸的比例范圍為1.5～2。

12、在一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)還包括：柵介質(zhì)層；所述柵介質(zhì)層至少隨形覆蓋所述柵極容置槽的內(nèi)壁；

13、所述柵極位于所述柵介質(zhì)層遠(yuǎn)離所述有源柱的表面。

14、另一方面，本申請(qǐng)還提供一種半導(dǎo)體結(jié)構(gòu)的制備方法，包括：

15、提供襯底；所述襯底一側(cè)表面形成有呈陣列排布的多個(gè)有源柱，所述有源柱形成有溝道區(qū)域，所述溝道區(qū)域側(cè)壁形成有柵極容置槽；

16、形成多個(gè)柵極；所述柵極包覆位于同一行的所述有源柱的所述溝道區(qū)域，且至少填充所述柵極容置槽。

17、在一些實(shí)施例中，所述提供襯底，包括：

18、刻蝕所述襯底，以于所述襯底一側(cè)表面形成呈陣列排布的多個(gè)初始有源柱；所述初始有源柱形成有初始溝道區(qū)域；

19、于所述襯底內(nèi)形成多個(gè)間隔排布的位線；各所述位線均沿第二方向延伸并沿第一方向間隔排列，且位于所述初始有源柱下方，以將沿所述第二方向位于同一列的所述初始有源柱依次串接；所述第二方向與所述第一方向相交；

20、刻蝕所述初始有源柱，以于所述初始溝道區(qū)域形成柵極容置槽；保留的所述初始有源柱作為所述有源柱，保留的所述初始溝道區(qū)域作為溝道區(qū)域；所述柵極容置槽包括平行于所述襯底的第一表面和第二表面，以及連接所述第一表面與所述第二表面的第三表面。

21、在一些實(shí)施例中，所述形成多個(gè)柵極，包括：

22、于所述柵極容置槽內(nèi)填充所述柵極的第一部分，并于所述溝道區(qū)域的側(cè)壁上形成所述柵極的第二部分；所述第二部分與所述第一部分相連，且在所述有源柱上的正投影覆蓋所述柵極容置槽。

23、在一些實(shí)施例中，所述形成多個(gè)柵極之前，所述半導(dǎo)體結(jié)構(gòu)的制備方法還包括：于所述柵極容置槽的內(nèi)壁隨形覆蓋柵介質(zhì)層。

24、本申請(qǐng)?zhí)峁┑陌雽?dǎo)體結(jié)構(gòu)及其制備方法至少具有如下有益效果：

25、在本申請(qǐng)實(shí)施例中，柵極采用包覆有源柱溝道區(qū)域的方式設(shè)置，因此在占用相同襯底面積的前提下，可以設(shè)置更多的有源柱及柵極，提升了空間利用率，從而有利于提升器件集成度及存儲(chǔ)密度。在本申請(qǐng)實(shí)施例中，溝道區(qū)域側(cè)壁具有柵極容置槽，柵極填充于該柵極容置槽內(nèi)，這樣能夠增加?xùn)艠O與溝道區(qū)域的接觸面積，有利于增強(qiáng)柵極對(duì)半導(dǎo)體結(jié)構(gòu)的柵控能力，并可以減小漏電流，進(jìn)而使半導(dǎo)體結(jié)構(gòu)具有更高的開(kāi)關(guān)比，有利于提升半導(dǎo)體器件的電學(xué)性能。

技術(shù)特征：

1.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述柵極包括填充設(shè)置于所述柵極容置槽內(nèi)的第一部分；

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述側(cè)表面垂直于所述上表面及所述下表面。

4.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述柵極容置槽的深度與所述有源柱徑向尺寸的比例范圍為1/5～1/3。

5.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述柵極還包括與所述第一部分相連的第二部分；

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述柵極的所述第二部分在垂直于所述襯底的方向上的尺寸與所述第一部分在垂直于所述襯底的方向上的尺寸的比例范圍為1.5～2。

7.根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，還包括柵介質(zhì)層；所述柵介質(zhì)層至少隨形覆蓋所述柵極容置槽的內(nèi)壁；

8.一種半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，包括：

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，所述提供襯底，包括：

10.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，所述形成多個(gè)柵極，包括：

11.根據(jù)權(quán)利要求8至10中任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，所述形成多個(gè)柵極之前，還包括：于所述柵極容置槽的內(nèi)壁隨形覆蓋柵介質(zhì)層。

技術(shù)總結(jié)
本申請(qǐng)涉及一種半導(dǎo)體結(jié)構(gòu)及其制備方法。該半導(dǎo)體結(jié)構(gòu)包括：襯底；所述襯底包括呈陣列排布的多個(gè)有源柱，所述有源柱包括溝道區(qū)域，所述溝道區(qū)域側(cè)壁具有柵極容置槽；多個(gè)柵極；所述柵極包覆對(duì)應(yīng)所述有源柱的所述溝道區(qū)域，且所述柵極至少填充所述柵極容置槽。該半導(dǎo)體結(jié)構(gòu)具有較好的柵控能力以及較高的開(kāi)關(guān)比，有利于提升半導(dǎo)體器件的電學(xué)性能。

技術(shù)研發(fā)人員：梁鴻剛,余泳,邵峰,盧亞楠,康卜文,王桂磊
受保護(hù)的技術(shù)使用者：北京超弦存儲(chǔ)器研究院
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2