本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)，且特別是涉及包含存儲(chǔ)元件的半導(dǎo)體結(jié)構(gòu)。

背景技術(shù)：

1、電阻式隨機(jī)存取存儲(chǔ)器(resistance?random?access?memory；rram)是備受矚目的新世代非易失性存儲(chǔ)器。電阻式隨機(jī)存取存儲(chǔ)器將數(shù)據(jù)存儲(chǔ)在電阻轉(zhuǎn)換膜中。通過施加適當(dāng)?shù)碾妷?，電阻轉(zhuǎn)換膜可以在高電阻狀態(tài)和低電阻狀態(tài)之間反復(fù)切換，從而存儲(chǔ)數(shù)字信息。然而，包含電阻式隨機(jī)存取存儲(chǔ)器的半導(dǎo)體結(jié)構(gòu)的發(fā)展仍有多個(gè)重要問題尚未解決。例如，如何降低或避免半導(dǎo)體結(jié)構(gòu)中層及元件的損傷是本領(lǐng)域技術(shù)人員面臨的重要議題之一。一般而言，層及元件的損傷會(huì)降低半導(dǎo)體結(jié)構(gòu)的電性表現(xiàn)。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明提供半導(dǎo)體結(jié)構(gòu)，其可降低或避免半導(dǎo)體結(jié)構(gòu)中的元件的損傷，并可提升半導(dǎo)體結(jié)構(gòu)的電性表現(xiàn)。

2、根據(jù)本發(fā)明的一實(shí)施例，提供半導(dǎo)體結(jié)構(gòu)。半導(dǎo)體結(jié)構(gòu)包含沿著第一方向設(shè)置的多個(gè)互連層、在多個(gè)互連層中的存儲(chǔ)元件、在多個(gè)互連層中且電連接存儲(chǔ)元件的第一導(dǎo)電結(jié)構(gòu)、以及在多個(gè)互連層中且電連接存儲(chǔ)元件的第二導(dǎo)電結(jié)構(gòu)。第一導(dǎo)電結(jié)構(gòu)包含沿著第一方向設(shè)置的第一導(dǎo)電線與第二導(dǎo)電線。第二導(dǎo)電結(jié)構(gòu)包含沿著第一方向設(shè)置的第三導(dǎo)電線與第四導(dǎo)電線。第二導(dǎo)電線和存儲(chǔ)元件設(shè)置于相同的互連層中。第三導(dǎo)電線與第四導(dǎo)電線在第一導(dǎo)電線與第二導(dǎo)電線的上方。

3、為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉實(shí)施例，并配合所附的附圖詳細(xì)說明如下。

技術(shù)特征：

1.一種半導(dǎo)體結(jié)構(gòu)，包含：

2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該存儲(chǔ)元件為電阻式存儲(chǔ)元件。

3.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第一導(dǎo)電線與該第二導(dǎo)電線為源極線，該第三導(dǎo)電線與該第四導(dǎo)電線為位線。

4.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第一導(dǎo)電線與該第二導(dǎo)電線為位線，該第三導(dǎo)電線與該第四導(dǎo)電線為源極線。

5.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第二導(dǎo)電線的上表面高于該存儲(chǔ)元件的上表面。

6.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包含：

7.如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，其中該第五導(dǎo)電線與該第六導(dǎo)電線為字線。

8.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中該第一導(dǎo)電線與該第二導(dǎo)電線為源極線，該第三導(dǎo)電線與該第四導(dǎo)電線為位線。

9.如權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中該第一導(dǎo)電線與該第二導(dǎo)電線為位線，該第三導(dǎo)電線與該第四導(dǎo)電線為源極線。

10.如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，其中該第一導(dǎo)電線、該第二導(dǎo)電線、該第三導(dǎo)電線與該第四導(dǎo)電線沿著第二方向延伸，該第五導(dǎo)電線與該第六導(dǎo)電線沿著第三方向延伸，該第一方向、該第二方向與該第三方向互相垂直。

11.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中該存儲(chǔ)元件在該第三方向上的寬度小于該第三導(dǎo)電線在該第三方向上的寬度。

12.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中該存儲(chǔ)元件在該第三方向上的寬度大于該第二導(dǎo)電線在該第三方向上的寬度。

13.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中該存儲(chǔ)元件在該第三方向上的寬度大于該第一導(dǎo)電線在該第三方向上的寬度。

技術(shù)總結(jié)
本發(fā)明公開一種半導(dǎo)體結(jié)構(gòu)。半導(dǎo)體結(jié)構(gòu)包含沿著第一方向設(shè)置的多個(gè)互連層、在多個(gè)互連層中的存儲(chǔ)元件、在多個(gè)互連層中且電連接存儲(chǔ)元件的第一導(dǎo)電結(jié)構(gòu)、以及在多個(gè)互連層中且電連接存儲(chǔ)元件的第二導(dǎo)電結(jié)構(gòu)。第一導(dǎo)電結(jié)構(gòu)包含沿著第一方向設(shè)置的第一導(dǎo)電線與第二導(dǎo)電線。第二導(dǎo)電結(jié)構(gòu)包含沿著第一方向設(shè)置的第三導(dǎo)電線與第四導(dǎo)電線。第二導(dǎo)電線和存儲(chǔ)元件設(shè)置于相同的互連層中。第三導(dǎo)電線與第四導(dǎo)電線在第一導(dǎo)電線與第二導(dǎo)電線的上方。

技術(shù)研發(fā)人員：黃怡安,尤書鴻,王泉富
受保護(hù)的技術(shù)使用者：聯(lián)華電子股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6