示例實(shí)施例涉及半導(dǎo)體器件及其制造方法。

背景技術(shù)：

1、人們正在進(jìn)行研究以減小構(gòu)成半導(dǎo)體器件的元件的尺寸并且改進(jìn)其性能。例如，在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)中，人們正在進(jìn)行研究以可靠地且穩(wěn)定地形成在尺寸上已經(jīng)減小的元件。

技術(shù)實(shí)現(xiàn)思路

1、一個(gè)或更多個(gè)示例實(shí)施例提供了一種集成度得到提高的半導(dǎo)體器件。

2、附加方面將部分地在下面的描述中闡述，并且部分地將從說(shuō)明書(shū)中清楚，或者可以通過(guò)對(duì)所呈現(xiàn)的實(shí)施例的實(shí)踐學(xué)習(xí)得到。

3、根據(jù)示例實(shí)施例的方面，一種半導(dǎo)體器件可以包括：下芯片結(jié)構(gòu)，下芯片結(jié)構(gòu)包括存儲(chǔ)結(jié)構(gòu)和連接到存儲(chǔ)結(jié)構(gòu)的下布線結(jié)構(gòu)；以及上芯片結(jié)構(gòu)，上芯片結(jié)構(gòu)位于下芯片結(jié)構(gòu)上，其中，上芯片結(jié)構(gòu)可以包括：上基底；外圍晶體管，外圍晶體管位于上基底下方；中間布線結(jié)構(gòu)，中間布線結(jié)構(gòu)位于上基底下方并且連接到外圍晶體管；上布線結(jié)構(gòu)，上布線結(jié)構(gòu)位于上基底上；第一貫通通路，第一貫通通路在上布線結(jié)構(gòu)與中間布線結(jié)構(gòu)之間穿透上基底，第一貫通通路連接上布線結(jié)構(gòu)和中間布線結(jié)構(gòu)；以及第二貫通通路，第二貫通通路在上布線結(jié)構(gòu)與下布線結(jié)構(gòu)之間穿透上基底并且向下延伸，第二貫通通路連接上布線結(jié)構(gòu)和下布線結(jié)構(gòu)。

4、根據(jù)示例實(shí)施例的方面，一種半導(dǎo)體器件可以包括：下芯片結(jié)構(gòu)，下芯片結(jié)構(gòu)包括第一存儲(chǔ)區(qū)域、第二存儲(chǔ)區(qū)域、以及位于第一存儲(chǔ)區(qū)域與第二存儲(chǔ)區(qū)域之間的延伸區(qū)域；以及上芯片結(jié)構(gòu)，上芯片結(jié)構(gòu)位于下芯片結(jié)構(gòu)上，其中下芯片結(jié)構(gòu)還可以包括：第一位線，第一位線位于第一存儲(chǔ)區(qū)域中并且延伸到延伸區(qū)域中；第二位線，第二位線位于第二存儲(chǔ)區(qū)域中并且延伸到延伸區(qū)域中；以及路由(routing)下布線結(jié)構(gòu)，路由下布線結(jié)構(gòu)電連接到第一位線和第二位線，其中，上芯片結(jié)構(gòu)可以包括：上基底；外圍晶體管，外圍晶體管與第一存儲(chǔ)區(qū)域垂直地交疊并且位于上基底下方；路由中間布線結(jié)構(gòu)，路由中間布線結(jié)構(gòu)位于上基底下方并且連接到外圍晶體管；路由上布線結(jié)構(gòu)，路由上布線結(jié)構(gòu)位于上基底上；第一貫通通路，第一貫通通路穿透上基底并且連接路由上布線結(jié)構(gòu)和路由中間布線結(jié)構(gòu)；以及第二貫通通路，第二貫通通路穿透上基底并且連接路由上布線結(jié)構(gòu)和路由下布線結(jié)構(gòu)，其中第二貫通通路位于延伸區(qū)域上并且第一貫通通路位于第一存儲(chǔ)區(qū)域上。

5、根據(jù)示例實(shí)施例的方面，一種半導(dǎo)體器件可以包括：下芯片結(jié)構(gòu)，下芯片結(jié)構(gòu)包括存儲(chǔ)結(jié)構(gòu)和連接到存儲(chǔ)結(jié)構(gòu)的下布線結(jié)構(gòu)；上芯片結(jié)構(gòu)，上芯片結(jié)構(gòu)位于下芯片結(jié)構(gòu)上，其中，上芯片結(jié)構(gòu)可以包括：上基底；外圍晶體管，外圍晶體管位于上基底下方；中間布線結(jié)構(gòu)，中間布線結(jié)構(gòu)位于上基底下方并且連接到外圍晶體管；上布線結(jié)構(gòu)，上布線結(jié)構(gòu)位于上基底上；以及貫通通路，貫通通路穿透至少上基底，其中中間布線結(jié)構(gòu)可以包括處于各自的不同高度的中間通路和處于各自的不同高度的中間布線，其中上布線結(jié)構(gòu)可以包括至少一個(gè)上通路和至少一個(gè)上布線，并且其中中間布線的數(shù)目大于至少一個(gè)上布線的數(shù)目。

技術(shù)特征：

1.一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述下芯片結(jié)構(gòu)還包括下接合絕緣層，所述下接合絕緣層位于所述存儲(chǔ)結(jié)構(gòu)和所述下布線結(jié)構(gòu)上，并且

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述第二貫通通路包括穿透所述上基底的部分，

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述外圍晶體管與所述存儲(chǔ)結(jié)構(gòu)垂直地交疊。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一貫通通路的上表面處于與所述第二貫通通路的上表面的高度基本上相同的高度，并且

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第二貫通通路的最大寬度大于所述第一貫通通路的最大寬度。

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一貫通通路包括第一導(dǎo)電柱和第一阻擋層，

8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述第一阻擋層至少部分地覆蓋所述第一導(dǎo)電柱的側(cè)表面和所述第一導(dǎo)電柱的下表面，并且

9.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述第一阻擋層至少部分地覆蓋所述第一導(dǎo)電柱的側(cè)表面和所述第一導(dǎo)電柱的上表面，并且

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，所述半導(dǎo)體器件還包括：

11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述存儲(chǔ)結(jié)構(gòu)包括：

12.一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：

13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述下芯片結(jié)構(gòu)還包括下接合絕緣層，

14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，所述第二貫通通路穿透所述上基底以向下連續(xù)地延伸并且穿透所述上接合絕緣層和所述下接合絕緣層。

15.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述路由下布線結(jié)構(gòu)包括：

16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中，所述外圍晶體管和所述路由中間布線結(jié)構(gòu)構(gòu)成讀出放大器，

17.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述上基底包括：

18.一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：

19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中，所述貫通通路包括：

20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其中，所述下芯片結(jié)構(gòu)還包括下接合絕緣層，所述下接合絕緣層位于所述存儲(chǔ)結(jié)構(gòu)和所述下布線結(jié)構(gòu)上，

技術(shù)總結(jié)
一種半導(dǎo)體器件包括：下芯片結(jié)構(gòu)，包括存儲(chǔ)結(jié)構(gòu)和連接到存儲(chǔ)結(jié)構(gòu)的下布線結(jié)構(gòu)；以及位于下芯片結(jié)構(gòu)上的上芯片結(jié)構(gòu)，其中，上芯片結(jié)構(gòu)包括：上基底；位于上基底下方的外圍晶體管；中間布線結(jié)構(gòu)，位于上基底下方并且連接到外圍晶體管；位于上基底上的上布線結(jié)構(gòu)；第一貫通通路，在上布線結(jié)構(gòu)與中間布線結(jié)構(gòu)之間穿透上基底，第一貫通通路連接上布線結(jié)構(gòu)和中間布線結(jié)構(gòu)；以及第二貫通通路，在上布線結(jié)構(gòu)與下布線結(jié)構(gòu)之間穿透上基底并且向下延伸，第二貫通通路連接上布線結(jié)構(gòu)和下布線結(jié)構(gòu)。

技術(shù)研發(fā)人員：崔賢根,李基碩
受保護(hù)的技術(shù)使用者：三星電子株式會(huì)社
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/23