本發(fā)明涉及用于數據線的輸出驅動器的輸入級，其中，輸入級向與功率級的公共節(jié)點饋送電流。在此，從輸入級饋送到公共節(jié)點的電流取決于輸入級的正輸入端和負輸入端之間的電壓差。由此，功率級在輸出節(jié)點上產生電位，在忽略寄生效應的情況下，該電位僅取決于從輸入級饋送到公共節(jié)點的電流。

背景技術：

1、為了通過集成電路控制數據線，需要總線驅動器?？偩€驅動器應該小且穩(wěn)健。通常，總線電壓明顯高于在集成電路的現代數字單元中處理的電壓。因此，這種集成電路通常具有多個電壓電源。在此處討論的dsi3總線驅動器的示例中，在數據總線上需要30v的電壓，而輸入級必須利用5v工作。

2、功率級需要能夠處理額定數據總線電壓以及任何可能出現的過調量并滿足相應的可靠性要求的高壓晶體管。這些高壓晶體管是相對密集的，以便降低電壓時保持有限的電場強度。因此，在這種總線驅動器中應該最小化這些高壓晶體管的數量。

3、在詳細說明發(fā)明時，已經表明，所有其它的實施用于以電流限制的方式控制數據線的ab輸出級的嘗試都無一例外地具有由控制環(huán)引起的振蕩或者不具有所需的帶寬。

4、us2016/0?164?517a1公開了一種差動放大器級(us2016/0?164?517a1的圖6)。us2016/0?164?517a1的差動放大器級包括負輸入端(us?2016/0?164?517a1的附圖標記vinn)、正輸入端(us2016/0?164?517a1的附圖標記vinp)、第一晶體管(us2016/0?164517a1的附圖標記q2)、第二晶體管(us2016/0?164?517a1的附圖標記q1)、第三晶體管(us2016/0164?517a1的附圖標記q3)、第一電流源(us2016/0?164?517a1的附圖標記602)、第零電流源(us2016/0?164?517a1的附圖標記i)、第一節(jié)點(us?2016/0?164?517a1的附圖標記vout)、第二節(jié)點(第三晶體管(us2016/0164?517a1的附圖標記q3)的源極與第二晶體管(us2016/0?164?517a1的附圖標記q1)的漏極之間的節(jié)點)以及第七節(jié)點(us2016/0?164517a1的電流源i的饋電點)。第一晶體管(us2016/0?164?517a1的附圖標記q2)具有第一端子、第二端子以及控制端子。第二晶體管(us2016/016517a1的附圖標記q1)具有第一端子、第二端子以及控制端子。第三晶體管(us?2016/016517a1的附圖標記q3)具有第一端子、第二端子以及控制端子。第零電流源(us2016/0?164?517a1的附圖標記i)從第七節(jié)點(us2016/0164?517a1的電流源i的饋電點)汲取第零個電流。第一晶體管(us2016/0164517a1的附圖標記q2)的第一端子連接到第七節(jié)點(us2016/0?164517a1的電流源i的饋電點)。第二晶體管(us2016/0?164?517a1的附圖標記q1)的第一端子連接到第七節(jié)點(us2016/0?164?517a1的電流源i的饋電點)。第一晶體管(us2016/0?164?517a1的附圖標記q2)的控制端子連接到負輸入端(us2016/0?164?517a1的附圖標記vinn)。第二晶體管(us2016/0?164?517a1的附圖標記q1)的控制端子連接到正輸入端(us2016/0164?517a1的附圖標記vinp)。第一晶體管(us2016/0?164?517a1的附圖標號q2)的第二端子連接到第一節(jié)點(us2016/0?164?517a1的附圖標記vout)。第二晶體管(us2016/0?164?517a1的附圖標記q2)的第二端子連接到第二節(jié)點(第三晶體管(us2016/0?164?517a1的附圖標記q3)的源極與第二晶體管(us2016/0?164?517a1的附圖標記q1)的漏極之間的節(jié)點)。第一節(jié)點(us2016/0164?517a1的附圖標記vout)連接到第一電流源(us?2016/0?164?517a1的附圖標記i/2)的輸出端。第一電流源(us2016/0?164517a1的附圖標記602)將第一電流饋入第一節(jié)點(k1)(us2016/0?164?517a1的附圖標記vout)。第三晶體管(us2016/0?164?517a1的附圖標記q3)的第二端子連接到第二節(jié)點(第三晶體管(us2016/0?164?517a1的附圖標記q3)的源極與第二晶體管(us2016/0?164?517a1的附圖標記q1)的漏極之間的節(jié)點)。第三晶體管(us2016/0164?517a1的附圖標記q3)的第一端子連接到參考電位(在us2016/0?164?517a的情況下為電壓電源)。第三晶體管(us2016/0?164?517a1的附圖標記q3)的控制端子連接到第一節(jié)點(us2016/0?164?517a1的附圖標記vout)。

5、us2016/0?164?517a1特別是在圖6中公開了一種由場效應晶體管實現的差動放大器級，從第零電流源(us2016/0?164?517a1的附圖標記i)向該場效應晶體管的源極饋送電流。第三晶體管(us2016/0?164?517a1的附圖標記q3)位于第二晶體管(us2016/016517a1的附圖標記q2)的漏極線中。第一電流源(us2016/0?164?517a1的附圖標記602)位于第一晶體管(us2016/0?164?517a1的附圖標記q2)的漏極線中。

6、這種結構的缺點在于：a)它提供輸出電壓但不提供所需的輸出電流，作為輸出信號，并且b)它不具有所需的帶寬。

7、us?6?859?075b1公開了一種差動放大器級，該差動放大器級由場效應晶體管實現，并且提供了“泄放電阻”(us?6?859?075b1的附圖標記125或126)。

技術實現思路

1、因此，本發(fā)明的目的是提供一種技術方案，該技術方案需要盡可能少的高壓晶體管并同時在低振蕩趨勢的情況下具有寬的帶寬。在此，技術方案的電路的輸出級應具有集成的電流限制。在此，用于功率限制的控制環(huán)路的振蕩能力應根據應用被最小化。

2、該目的通過根據本發(fā)明的差動放大器級實現。差動放大器級包括負輸入端、正輸入端、第一晶體管、第二晶體管、第三晶體管、第一電流源、第一電阻、第零電流源、第一節(jié)點、第二節(jié)點和第七節(jié)點。第一晶體管具有第一端子、第二端子和控制端子。第二晶體管具有第一端子、第二端子和控制端子。第三晶體管具有第一端子、第二端子和控制端子。第一電阻具有第一端子和第二端子。第零電流源將第零電流饋送到第七節(jié)點。第一晶體管的第一端子連接到第七節(jié)點。第二晶體管的第一端子連接到第七節(jié)點。第一晶體管的控制端子連接到負輸入端。第二晶體管的控制端子連接到正輸入端。第一晶體管的第二端子連接到第一節(jié)點。第二晶體管的第二端子連接到第二節(jié)點。第一電阻的第一端子連接到第一節(jié)點。第一電阻的第二端子連接到第二節(jié)點。第一節(jié)點連接到第一電流源的輸出端。第一電流源從第一節(jié)點汲取第一電流。第三晶體管的第二端子連接到第二節(jié)點。第三晶體管的第一端子直接或間接地連接到參考電位。第三晶體管的控制端子連接到第一節(jié)點。第二節(jié)點饋送差動放大器級的輸出信號。

3、有益效果

4、本裝置允許例如汽車總線系統中使用的感性負載和容性負載的較大組合的寬帶驅動。

5、借助附圖描述本發(fā)明。權利要求對于要求保護的范圍具有決定性作用。就此而言，附圖只示出本發(fā)明的示例性實施例。對本領域技術人員來說清楚的是，附圖中所示的電路符號也可以是多個微電子功能元件的互連，具有與所使用的各個電路符號的相應效果基本等同的效果。作為多個微電子功能元件互連的這些等效的功能元件應明確包括在要求保護的范圍內。