本技術(shù)涉及集成電路，尤其涉及一種注入鎖定鎖相環(huán)時(shí)鐘系統(tǒng)及電子芯片。

背景技術(shù)：

1、隨著數(shù)字電路的規(guī)模越來(lái)越大，時(shí)鐘速度越來(lái)越快，采用鎖相環(huán)系統(tǒng)是為了給高速時(shí)鐘芯片盡可能的提供一個(gè)干凈低抖動(dòng)的、可靠的高速時(shí)鐘。

2、然而，隨著對(duì)功耗和噪聲的要求不斷提高，各種改進(jìn)的結(jié)構(gòu)的鎖頻環(huán)路pll出現(xiàn)。比如電荷泵鎖相環(huán)cppll、全數(shù)字鎖相環(huán)adpll、亞采樣鎖相環(huán)sspll和注入鎖定鎖相環(huán)ilpll等等。

3、注入鎖定鎖相環(huán)ilpll在傳統(tǒng)電荷泵鎖相環(huán)cppll的基礎(chǔ)上，以參考時(shí)鐘ref等低頻時(shí)鐘的頻率向振蕩器vco注入一個(gè)干凈的脈沖vinj，周期性地對(duì)振蕩器vco的輸出時(shí)鐘clk進(jìn)行重定時(shí)，這種結(jié)構(gòu)可以同時(shí)降低鎖相環(huán)內(nèi)的帶內(nèi)和帶外相位噪聲，且不會(huì)顯著增加鎖相環(huán)的功耗，從而同時(shí)實(shí)現(xiàn)低抖動(dòng)和低功耗。

4、由于注入鎖定鎖相環(huán)ilpll的本質(zhì)是在傳統(tǒng)電荷泵cppll的基礎(chǔ)上對(duì)振蕩器注入一個(gè)低頻的干凈脈沖，而額外注入的低頻脈沖的邊沿和時(shí)序與主環(huán)路中的電荷泵(cp,charge?pump)注入的邊沿和時(shí)序?qū)R很重要。在cppll中，鑒頻鑒相器(pfd,phasefrequency?detector)幫助參考時(shí)鐘和分頻時(shí)鐘進(jìn)行頻率和相位的對(duì)齊，若不能對(duì)齊或?qū)R的不夠，則會(huì)在輸出時(shí)鐘的頻譜周圍以正負(fù)n正整數(shù)倍數(shù)的參考頻率上，產(chǎn)生參考雜散尖峰，該尖峰正是在cp注入時(shí)產(chǎn)生；而注入鎖定鎖相環(huán)ilpll中，在電荷泵cp注入的同時(shí)，還會(huì)額外在振蕩器注入低頻時(shí)鐘，若不對(duì)時(shí)序的邊沿進(jìn)行對(duì)齊處理，自然會(huì)以相同的方式產(chǎn)生參考雜散；并且，鎖相環(huán)頻率越高，對(duì)時(shí)序和邊沿的對(duì)齊要求就會(huì)越來(lái)越高，若不能對(duì)時(shí)序的邊沿進(jìn)行對(duì)其，會(huì)導(dǎo)致參考雜散在高頻ilpll中顯著惡化。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本技術(shù)實(shí)施例提供一種注入鎖定鎖相環(huán)時(shí)鐘系統(tǒng)及電子芯片，可以有效解決注入鎖定鎖相環(huán)參考雜散問(wèn)題等。

2、第一方面，本技術(shù)實(shí)施例提供一種注入鎖定鎖相環(huán)時(shí)鐘系統(tǒng)，包括：級(jí)聯(lián)的第一鎖相環(huán)電路和第二鎖相環(huán)電路；

3、所述第一鎖相環(huán)電路包括第一信號(hào)脈沖生成器、第一鎖相環(huán)主環(huán)路和第一時(shí)序自校準(zhǔn)器；所述第一信號(hào)脈沖生成器用于對(duì)輸入的參考時(shí)鐘信號(hào)進(jìn)行處理得到第一注入時(shí)鐘信號(hào)；所述第一時(shí)序自校準(zhǔn)器用于對(duì)所述第一注入時(shí)鐘信號(hào)和中間時(shí)鐘信號(hào)進(jìn)行時(shí)序處理得到第一延時(shí)控制電壓；所述第一鎖相環(huán)主環(huán)路用于在所述第一延時(shí)控制電壓的作用下，對(duì)所述參考時(shí)鐘信號(hào)和所述第一注入時(shí)鐘信號(hào)進(jìn)行處理得到所述中間時(shí)鐘信號(hào)；

4、所述第二鎖相環(huán)電路包括第二信號(hào)脈沖生成器、第二鎖相環(huán)主環(huán)路和第二時(shí)序自校準(zhǔn)器；所述第二信號(hào)脈沖生成器用于對(duì)所述第一鎖相環(huán)主環(huán)路輸出的所述中間時(shí)鐘信號(hào)進(jìn)行處理得到第二注入時(shí)鐘信號(hào)；所述第二時(shí)序自校準(zhǔn)器用于對(duì)所述第二注入時(shí)鐘信號(hào)和輸出時(shí)鐘信號(hào)進(jìn)行時(shí)序處理得到第二延時(shí)控制電壓；所述第二鎖相環(huán)主環(huán)路用于在所述第二延時(shí)控制電壓的作用下，對(duì)所述參考時(shí)鐘信號(hào)和所述第二注入時(shí)鐘信號(hào)進(jìn)行處理得到所述輸出時(shí)鐘信號(hào)。

5、在一些實(shí)施例中，所述第一時(shí)序自校準(zhǔn)器和所述第二時(shí)序自校準(zhǔn)器的結(jié)構(gòu)相同；

6、所述第一時(shí)序自校準(zhǔn)器包括分頻模塊、控制模塊、開(kāi)關(guān)模塊和輸出模塊；

7、所述分頻模塊的輸入連接所述中間時(shí)鐘信號(hào)，所述分頻模塊用于對(duì)所述中間時(shí)鐘信號(hào)進(jìn)行分頻處理得到正相分頻信號(hào)和反相分頻信號(hào)；

8、所述控制模塊的輸入連接所述分頻模塊的輸出端，所述控制模塊用于接收所述正相分頻信號(hào)和所述反相分頻信號(hào)，并根據(jù)所述正相分頻信號(hào)和所述反相分頻信號(hào)進(jìn)行控制，輸出得到第一電壓和第二電壓；

9、所述輸出模塊的輸入端經(jīng)所述開(kāi)關(guān)模塊連接所述控制模塊的輸出端，所述輸出模塊在所述開(kāi)關(guān)模塊閉合時(shí)，將所述第一電壓作和所述第二電壓分別作為所述輸出模塊輸入的第三電壓和第四電壓，并根據(jù)所述第三電壓和所述第四電壓得到所述第一延時(shí)控制電壓。

10、在一些實(shí)施例中，當(dāng)所述第一注入時(shí)鐘信號(hào)為高電平時(shí)，所述開(kāi)關(guān)模塊處于閉合狀態(tài)，以使所述第三電壓跟隨所述第一電壓變化、所述第四電壓跟隨所述第二電壓變化；當(dāng)所述第一注入時(shí)鐘為低電平且所述第一注入時(shí)鐘信號(hào)和所述中間時(shí)鐘信號(hào)的邊沿對(duì)齊時(shí)，所述開(kāi)關(guān)模塊切換至斷開(kāi)狀態(tài)，以使所述注入鎖定鎖相環(huán)時(shí)鐘系統(tǒng)鎖定為所述第三電壓和所述第四電壓相同。

11、在一些實(shí)施例中，所述分頻模塊包括二分頻器、第一緩沖器和第二緩沖器；

12、所述二分頻器的時(shí)鐘輸入端連接所述中間時(shí)鐘信號(hào)，所述二分頻器的數(shù)據(jù)輸入端連接所述二分頻器的第二輸出端；所述二分頻器用于對(duì)所述中間時(shí)鐘信號(hào)進(jìn)行分頻處理得到分頻信號(hào)；

13、所述第一緩沖器的輸入端連接所述二分頻器的第一輸出端，所述第一緩沖器用于對(duì)所述分頻信號(hào)進(jìn)行緩沖得到正相分頻信號(hào)；

14、所述第二緩沖器的輸入端連接所述二分頻器的第一輸出端，所述第二緩沖器內(nèi)置反相器，所述第二緩沖器用于對(duì)所述分頻信號(hào)進(jìn)行反相緩沖得到反相分頻信號(hào)。

15、在一些實(shí)施例中，所述控制模塊包括第一組電流源和第二組電流源；

16、所述第一組電流源的輸入端連接所述第一緩沖器的輸出端和所述第二緩沖器的輸出端，所述第一組電流源用于根據(jù)所述正相分頻信號(hào)和所述反相分頻信號(hào)得到所述第一電壓；

17、所述第二組電流源的輸入端連接所述第一緩沖器的輸出端和所述第二緩沖器的輸出端，所述第二組電流源用于根據(jù)所述正相分頻信號(hào)和所述反相分頻信號(hào)得到所述第二電壓；

18、其中，所述第二電壓與所述第一電壓的方向相反。

19、在一些實(shí)施例中，所述第一鎖相環(huán)主環(huán)路具體用于：

20、在所述第一延時(shí)控制電壓的作用下，對(duì)所述參考時(shí)鐘信號(hào)進(jìn)行延時(shí)處理得到第一延時(shí)參考時(shí)鐘；

21、根據(jù)所述第一延時(shí)參考時(shí)鐘、所述第一注入時(shí)鐘信號(hào)和第一鎖相環(huán)主環(huán)路的第一分頻時(shí)鐘信號(hào)得到所述中間時(shí)鐘信號(hào)。

22、在一些實(shí)施例中，所述第一鎖相環(huán)主環(huán)路包括第一可調(diào)延時(shí)模塊、第一鑒頻鑒相器/電荷泵、第一壓控振蕩器和第一分頻器；

23、所述第一可調(diào)延時(shí)模塊連接所述參考時(shí)鐘信號(hào)和所述第一延時(shí)控制電壓，所述第一可調(diào)延時(shí)模塊用于在所述第一延時(shí)控制電壓的作用下，對(duì)所述參考時(shí)鐘信號(hào)進(jìn)行延時(shí)處理得到第一延時(shí)參考時(shí)鐘；

24、所述第一鑒頻鑒相器/電荷泵的輸入端連接所述第一可調(diào)延時(shí)模塊的輸出端和所述第一分頻器的輸出端；所述第一鑒頻鑒相器/電荷泵用于對(duì)所述第一延時(shí)參考時(shí)鐘和所述第一分頻器輸出的所述第一分頻時(shí)鐘信號(hào)的相位差進(jìn)行處理得到第一控制電壓；

25、所述第一壓控振蕩器的輸入端連接所述第一鑒頻鑒相器/電荷泵的輸出端，所述第一壓控振蕩器的輸出端經(jīng)所述第一分頻器連接所述第一鑒頻鑒相器/電荷泵的輸入端；所述第一壓控振蕩器用于根據(jù)所述第一控制電壓和所述第一注入時(shí)鐘信號(hào)進(jìn)行處理得到所述中間時(shí)鐘信號(hào)。

26、在一些實(shí)施例中，所述第二鎖相環(huán)主環(huán)路具體用于：

27、在所述第二延時(shí)控制電壓的作用下，對(duì)所述參考時(shí)鐘信號(hào)進(jìn)行延時(shí)控制得到第二延時(shí)參考時(shí)鐘；

28、根據(jù)所述第二延時(shí)參考時(shí)鐘、所述第二注入時(shí)鐘信號(hào)和所述第二鎖相環(huán)主環(huán)路的第二分頻時(shí)鐘信號(hào)得到所述輸出時(shí)鐘信號(hào)。

29、在一些實(shí)施例中，所述第二鎖相環(huán)主環(huán)路包括第二可調(diào)延時(shí)模塊、第二鑒頻鑒相器/電荷泵、第二壓控振蕩器和第二分頻器；

30、所述第二可調(diào)延時(shí)模塊連接所述中間時(shí)鐘信號(hào)和所述第二延時(shí)控制電壓，所述第二可調(diào)延時(shí)模塊在所述第二延時(shí)控制電壓的作用下，對(duì)所述中間時(shí)鐘信號(hào)進(jìn)行延時(shí)處理得到第二延時(shí)參考時(shí)鐘；

31、所述第二鑒頻鑒相器/電荷泵的輸入端連接所述第二可調(diào)延時(shí)模塊的輸出端和所述第二分頻器的輸出端；所述第二鑒頻鑒相器/電荷泵用于對(duì)所述第二延時(shí)參考時(shí)鐘和所述第二分頻器輸出的所述第二分頻時(shí)鐘信號(hào)的相位差進(jìn)行處理得到第二控制電壓；

32、所述第二壓控振蕩器的輸入端連接所述第二鑒頻鑒相器/電荷泵的輸出端，所述第二壓控振蕩器的輸出端經(jīng)所述第二分頻器連接所述第二鑒頻鑒相器/電荷泵的輸入端；所述第二壓控振蕩器用于根據(jù)所述第二控制電壓和所述第二注入時(shí)鐘信號(hào)得到所述輸出時(shí)鐘信號(hào)。

33、第二方面，本技術(shù)實(shí)施例提供一種電子芯片，所述電子芯片包括時(shí)鐘電路，所述時(shí)鐘電路為上述的注入鎖定鎖相環(huán)時(shí)鐘系統(tǒng)。

34、本技術(shù)的實(shí)施例具有如下有益效果：

35、本技術(shù)注入鎖定時(shí)鐘系統(tǒng)中的第一鎖相環(huán)電路進(jìn)行一級(jí)倍頻，第二鎖相環(huán)電路進(jìn)行二級(jí)倍頻，并通過(guò)將第一鎖相環(huán)電路和第二鎖相環(huán)電路進(jìn)行級(jí)聯(lián)，以分級(jí)較小的倍頻，實(shí)現(xiàn)整個(gè)注入鎖定時(shí)鐘系統(tǒng)較大的倍頻結(jié)果，對(duì)于每個(gè)鎖相環(huán)電路都是較小的倍頻，能夠保證低噪聲低抖動(dòng)；且在時(shí)序自校準(zhǔn)器的作用下，能夠?qū)︽i相環(huán)電路的輸出信號(hào)和注入時(shí)鐘信號(hào)進(jìn)行邊沿對(duì)齊，從而降低參考雜散的惡化，甚至避免出現(xiàn)參考雜散。