本技術涉及半導體領域，特別是涉及一種半導體靜態(tài)存儲器及其制備方法。

背景技術：

1、隨著集成電路不斷發(fā)展，以不斷微縮晶體管尺寸來維持摩爾定律的方法面臨著柵極控制能力下降、量子限制效應等嚴峻的挑戰(zhàn)?；パa場效應晶體管(complementaryfieldeffecttransistors，cfet)通過垂直堆疊兩個晶體管的方式實現巨大的集成度提升，以此延續(xù)摩爾定律。

2、靜態(tài)隨機存取存儲器(static?randomaccess?memory，sram)以其速度快、無需刷新、低功耗等優(yōu)點，被廣泛應用于手機、電腦、可穿戴設備和汽車電子等領域，在芯片整體面積中的占比越來越大。

3、對于現有6t?sram標準單元，由兩個n型pg器件使得6t?sram整體上不是n/p互補金屬氧化物半導體(complementarymetal?oxide?semiconductor，cmos)結構，所以只能將sram的兩個交叉耦合的反相器由兩個cfet結構來實現，而兩個pg器件則由兩個cfet結構各自的頂部或者底部器件來實現，并且需要將這兩個cfet中沒有使用到的器件移除或者使其無效，才不影響pg器件的正常使用。所以現有的6t?sram布局整體上占據了4個cfet的布局面積，無法實現標準單元面積縮減。

技術實現思路

1、本技術的目的是提供一種半導體靜態(tài)存儲器及其制備方法，可實現標準單元面積縮減，提升sram的集成度。

2、為實現上述目的，本技術提供了如下方案：

3、第一方面，本技術提供了一種半導體靜態(tài)存儲器，包括：襯底以及設置在所述襯底上的埋入式電源軌和互補場效應晶體管；

4、所述埋入式電源軌包括第一埋入式電源軌和第二埋入式電源軌；

5、所述第一埋入式電源軌和所述第二埋入式電源軌平行設置在所述襯底的兩端；所述互補場效應晶體管的一端與所述第一埋入式電源軌連接；所述互補場效應晶體管的另一端與所述第二埋入式電源軌連接；

6、所述互補場效應晶體管包括：間隔設置的第一互補場效應晶體管、第二互補場效應晶體管和第三互補場效應晶體管；

7、所述第一互補場效應晶體管是通過將第一下拉晶體管和第一上拉晶體管，由下至上依次堆疊得到的；

8、所述第二互補場效應晶體管是通過將第一傳輸晶體管和第二傳輸晶體管，由下至上依次堆疊得到的；所述第一傳輸晶體管和所述第二傳輸晶體管的類型均為n型；

9、所述第三互補場效應晶體管是通過將第二下拉晶體管和第二上拉晶體管，由下至上依次堆疊得到的。

10、可選地，所述半導體靜態(tài)存儲器還包括：金屬連接線；

11、所述金屬連接線包括：底部金屬線和頂部金屬線；

12、第一互補場效應晶體管的柵極采用所述底部金屬線，分別與第二互補場效應晶體管的底部漏極以及第三互補場效應晶體管的漏極連接；第二互補場效應晶體管的底部漏極為第一傳輸晶體管的漏極；第三互補場效應晶體管的漏極是由第二下拉晶體管的漏極以及第二上拉晶體管漏極確定的共漏結構；第一互補場效應晶體管的柵極由第一下拉晶體管的柵極和第一上拉晶體管的柵極確定的共柵極結構；

13、第一互補場效應晶體管的漏極采用所述頂部金屬線，分別與第二互補場效應晶體管的頂部源極以及第三互補場效應晶體管的柵極連接；第二互補場效應晶體管的頂部源極為第二傳輸晶體管的源極；第三互補場效應晶體管的柵極是由第二下拉晶體管的柵極和第二上拉晶體管的柵極確定的共柵結構。

14、可選地，所述半導體靜態(tài)存儲器還包括：掩埋電源軌通孔；

15、所述掩埋電源軌通孔與所述埋入式電源軌互連接觸；

16、所述掩埋電源軌通孔包括：底部通孔、中間通孔和頂部通孔；

17、所述底部金屬線連接第一互補場效應晶體管的底部源極和所述底部通孔；第一互補場效應晶體管的底部源極為第一下拉晶體管的源極；

18、所述中間通孔連接第一互補場效應晶體管的頂部漏極和第一互補場效應晶體管的底部漏極，以形成共漏結構；所述中間通孔還與所述底部金屬線連接；第一互補場效應晶體管的頂部漏極為第一上拉晶體管的漏極；第一互補場效應晶體管的底部漏極為第一下拉晶體管的漏極；

19、所述頂部通孔分別與第二互補場效應晶體管的頂部漏極以及第一互補場效應晶體管的頂部源極連接；所述頂部通孔還分別與所述中間通孔和底部金屬線連接，以形成互連結構；第一互補場效應晶體管的頂部源極為第一上拉晶體管的源極。

20、可選地，所述掩埋電源軌通孔的材料為鎢或者釕。

21、第二方面，本技術提供了一種半導體靜態(tài)存儲器的制備方法，所述半導體靜態(tài)存儲器的制備方法用于制備上述所述的半導體靜態(tài)存儲器，所述半導體靜態(tài)存儲器的制備方法包括：

22、在襯底上交替外延生長硅鍺和硅，得到硅鍺堆疊結構；

23、采用自對準雙重成像技術，基于設定間隔在所述硅鍺堆疊結構的頂面向下刻蝕至所述襯底內部設定位置處，得到鰭型結構；所述鰭型結構包括：凹槽區(qū)域和凸起區(qū)域；

24、基于所述鰭型結構進行光刻沉積處理，得到掩埋電源軌結構；所述掩埋電源軌結構包括：襯底、埋入式電源軌以及光刻處理后的鰭型結構；所述埋入式電源軌包括第一埋入式電源軌和第二埋入式電源軌；所述第一埋入式電源軌和所述第二埋入式電源軌平行設置在所述襯底的兩端；

25、采用刻蝕和沉積工藝，所述掩埋電源軌結構上垂直于所述凸起區(qū)域處，沉積覆蓋設定設定厚度的虛擬柵極圖案，得到虛擬柵極結構；所述虛擬柵極圖案從所述凸起區(qū)域的頂部延伸至底部；

26、在垂直于所述凸起區(qū)域的方向，采用沉積工藝在所述虛擬柵極結構的兩側進行材料沉積，得到外側墻；

27、以所述外側墻為基準，對所述凸起區(qū)域進行刻蝕，得到源漏刻蝕結構；

28、根據所述源漏刻蝕結構，按照設定方式進行刻蝕以及沉積處理，得到內側墻結構；

29、在所述內側墻結構上，基于外延生長工藝得到漏源外延結構；所述漏源外延結構包括：互連的第一上拉晶體管的源極和漏極、第一下拉晶體管的源極和漏極、第一傳輸晶體管的源極和漏極、第二傳輸晶體管的源極和漏極、第二下拉晶體管的源極和漏極以及第二上拉晶體管的源極和漏極；

30、采用刻蝕工藝，基于所述漏源外延結構對所述虛擬柵極圖案進行刻蝕處理，并進行柵極金屬沉積，得到金屬柵極結構；

31、對所述金屬柵極結構根據所述設定間隔進行刻蝕切割處理，得到柵極切割結構；所述柵極切割結構包括第一互補場效應晶體管、第二互補場效應晶體管和第三互補場效應晶體管；第一互補場效應晶體管包括由下至上依次堆疊的第一下拉晶體管和第一上拉晶體管；第二互補場效應晶體管包括由下至上依次堆疊的第一傳輸晶體管和第二傳輸晶體管；第三互補場效應晶體管包括由下至上依次堆疊的第二下拉晶體管和第二上拉晶體管。

32、可選地，基于所述鰭型結構進行光刻沉積處理，得到掩埋電源軌結構，具體包括：

33、在鰭型結構的凹槽區(qū)域填充設定厚度的隔離氧化層，并基于光刻定義掩模圖案，在填充后的結構的兩端且垂直于所述凸起區(qū)域處，向所述襯底刻蝕設定深度，得到掩埋電源軌凹槽；

34、采用沉積工藝，在所述掩埋電源軌凹槽內沉積金屬材料后，得到掩埋電源軌結構。

35、可選地，根據所述源漏刻蝕結構，按照設定方式進行刻蝕以及沉積處理，得到內側墻結構，具體包括：

36、基于所述源漏刻蝕結構，對所述外側墻的兩側的硅鍺按照設定刻蝕深度進行刻蝕，得到內側墻空腔結構；

37、基于所述內側墻空腔結構，采用沉積和刻蝕工藝進行材料填充，得到內側墻結構。

38、可選地，所述柵極金屬采用鎢或者鋁。

39、可選地，所述半導體靜態(tài)存儲器的制備方法還包括：

40、在所述柵極切割結構上，光刻沉積掩埋電源軌通孔；

41、采用光刻沉積的方式，基于所述掩埋電源軌通孔確定金屬連接線。

42、可選地，采用high-k柵極技術進行柵極金屬沉積，得到金屬柵極結構。

43、根據本技術提供的具體實施例，本技術公開了以下技術效果：

44、本技術提供了一種半導體靜態(tài)存儲器及其制備方法，通過將第一埋入式電源軌和第二埋入式電源軌平行設置在襯底的兩端，然后間隔設置的第一互補場效應晶體管、第二互補場效應晶體管和第三互補場效應晶體管；第一互補場效應晶體管是通過將第一下拉晶體管和第一上拉晶體管，由下至上依次堆疊得到的；第二互補場效應晶體管是通過將第一傳輸晶體管和第二傳輸晶體管，由下至上依次堆疊得到的；第一傳輸晶體管和第二傳輸晶體管的類型均為n型；第三互補場效應晶體管是通過將第二下拉晶體管和第二上拉晶體管，由下至上依次堆疊得到的。基于該結構設置，能夠實現標準單元面積縮減，提升sram的集成度。