本申請涉及半導體領域，特別涉及一種碳化硅ldmos半導體器件結構的形成方法、器件碳化硅ldmos結構以及碳化硅ldmos半導體器件。

背景技術：

1、半橋電路是一種常見的電子電路結構，通常由兩個晶體管和一個負載組成。根據(jù)電路的需要，可能會添加一個穩(wěn)壓二極管或一個齊納二極管。在半橋電路中，兩個晶體管通常交替導通，從而產(chǎn)生一個振蕩信號作為輸出電壓提供給負載。

2、基于電路圖的習慣畫法，兩個晶體管通常分別被稱為high?side?mos(高邊mos管，又稱為上管)和low?side?mos(低邊mos管，又稱為下管)。在電源驅動或電機驅動應用場景中，要實現(xiàn)可以承受600v以上(尤其是1200v以上)電壓的上管和下管的集成比較困難，即便做出來，其尺寸也很大，采用的工藝也會很復雜。

技術實現(xiàn)思路

1、為了解決現(xiàn)有技術中的上述問題，本發(fā)明針對下管在半橋電路中的特點，利用sic材料的高臨界擊穿電場特性設計了一種下管的結構和相應的制造方法，實現(xiàn)半橋中的下管耐高壓耐高電流密度的特點。

2、首先，本申請?zhí)峁┝艘环N碳化硅ldmos碳化硅ldmos結構的形成方法，包括：

3、在襯底上生長外延層，所述外延層為p型；

4、在所述外延層的表面居中位置注入n型離子，形成第一阱區(qū)域；

5、在所述外延層的表面的邊緣位置注入p型離子，形成第二阱區(qū)域，所述第二阱區(qū)域與所述第一阱區(qū)域部分重疊，并且所述第二阱區(qū)域的注入深度小于所述第一阱區(qū)域的注入深度；

6、在所述外延層的表面注入n型離子，形成第三區(qū)域，所述第三區(qū)域包含于所述第一阱區(qū)域中，且與所述第二阱區(qū)域部分重疊，并且所述第三區(qū)域的注入深度小于所述第二阱區(qū)域的注入深度，所述第三區(qū)域的注入濃度與所述第二阱區(qū)域的注入濃度相匹配；

7、在所述第二阱區(qū)域的表面制作源極區(qū)域，其中，

8、所述源極區(qū)域包括n+區(qū)域和p+區(qū)域，并且

9、所述源極區(qū)域與所述第一阱區(qū)域部分重疊；

10、在所述第三區(qū)域的表面制作漏極區(qū)域；

11、在所述源極區(qū)域和第三區(qū)域之間的表面制作柵極區(qū)域，并形成柵極、源極、漏極的電極。

12、上述的方法中，所述第一阱區(qū)域的注入深度為1μm-5μm。

13、上述的方法中，所述第二阱區(qū)域的注入深度為1μm-4μm。

14、上述的方法中，所述第三區(qū)域的注入深度為0μm-2μm。

15、上述的方法中，所述第三區(qū)域、所述第二阱區(qū)域、所述第一阱區(qū)域以及所述外延層的凈摻雜濃度比例為1：2：2：1。

16、上述的方法中，所述襯底的材料包括碳化硅(sic)。

17、本申請還提供了一種碳化硅ldmos器件結構，包括：

18、襯底；

19、在所述襯底上生長的p型外延層；

20、第一阱區(qū)域，位于所述p型外延層的中部，其深度小于所述p型外延層；

21、第二阱區(qū)域，位于所述p型外延層的一側，且與所述第一阱區(qū)域部分重疊，所述第二阱區(qū)域的深度小于所述第一阱區(qū)域的深度，以及，在所述第二阱區(qū)域的表面制作有源極區(qū)域，所述源極區(qū)域包括n+區(qū)域和p+區(qū)域，并且所述n+區(qū)域與所述第一阱區(qū)域部分重疊；

22、第三區(qū)域，位于所述第一阱區(qū)域內(nèi)，且與所述第二阱區(qū)域部分重疊，所述第三區(qū)域的深度小于所述第二阱區(qū)域的深度，以及，在所述第三區(qū)域的表面制作漏極區(qū)域；

23、在所述源極區(qū)域和第三區(qū)域之間的表面制作柵極區(qū)域，并形成柵極、源極、漏極的電極。

24、上述的器件結構中，通過離子注入的方式形成所述第一阱區(qū)域，其注入深度為1μm-5μm。

25、上述的器件結構中，通過離子注入的方式形成所述第二阱區(qū)域，其注入深度為1μm-4μm。

26、上述的器件結構中，通過離子注入的方式形成所述第三區(qū)域，其注入深度為0μm-2μm。

27、上述的器件結構中，所述第三區(qū)域、所述第二阱區(qū)域、所述第一阱區(qū)域以及所述外延層的凈摻雜濃度比例為1：2：2：1。

28、本申請還提供了一種碳化硅ldmos器件，包括上述的半導體器件結構。

29、與現(xiàn)有技術相比，本發(fā)明提出的半導體器件結構的形成方法的制造工藝簡單、高效，制作出來的半導體器件結構具有耐壓高、體積小的特點，在工藝上便于與半橋電路中的上管集成得到高耐壓、高電流密度的ldmos(laterally?diffused?metal?oxidesemiconductor，橫向擴散金屬氧化物半導體)。

技術特征：

1.一種碳化硅ldmos結構的形成方法，其特征在于，包括：

2.根據(jù)權利要求1所述的方法，其特征在于，所述第一阱區(qū)域的注入深度為1μm-5μm。

3.根據(jù)權利要求1所述的方法，其特征在于，所述第二阱區(qū)域的注入深度為1μm-4μm。

4.根據(jù)權利要求1所述的方法，其特征在于，所述第三區(qū)域的注入深度為0μm-2μm。

5.根據(jù)權利要求1所述的方法，其特征在于，所述第三區(qū)域、所述第二阱區(qū)域、所述第一阱區(qū)域以及所述外延層的凈摻雜濃度比例是1：2：2：1。

6.根據(jù)權利要求1所述的方法，其特征在于，所述襯底的材料包括碳化硅(sic)。

7.一種碳化硅ldmos結構，其特征在于，包括：

8.根據(jù)權利要求7所述的半導體器件結構，其特征在于，通過離子注入的方式形成所述第一阱區(qū)域，其注入深度為1μm-5μm。

9.根據(jù)權利要求7所述的半導體器件結構，其特征在于，通過離子注入的方式形成所述第二阱區(qū)域，其注入深度為1μm-4μm。

10.根據(jù)權利要求7所述的半導體器件結構，其特征在于，通過離子注入的方式形成所述第三區(qū)域，其注入深度為0μm-2μm。

11.根據(jù)權利要求7所述的半導體器件結構，其特征在于，所述第三區(qū)域、所述第二阱區(qū)域、所述第一阱區(qū)域以及所述外延層的凈摻雜濃度比例是1：2：2：1。

12.一種碳化硅ldmos器件，其特征在于，包括如權利要求7-11中任意一項所述的碳化硅ldmos結構。

技術總結
本申請公開了一種碳化硅LDMOS的結構及其形成方法，包括：形成第一阱區(qū)域；形成第二阱區(qū)域，第二阱區(qū)域與第一阱區(qū)域部分重疊，并且第二阱區(qū)域的注入深度小于第一阱區(qū)域的入深度；成第三區(qū)域，第三區(qū)域包含于第一阱區(qū)域中，且與第二阱區(qū)域部分重疊，并且第三區(qū)域的注入深度小于第二阱區(qū)域的注入深度；在第二阱區(qū)域的表面制作源極區(qū)域，其中，源極區(qū)域包括N+區(qū)域和P+區(qū)域，并且源極區(qū)域與第一阱區(qū)域部分重疊；在第三區(qū)域的表面制作漏極區(qū)域；在源極區(qū)域和第三區(qū)域之間的表面制作柵極區(qū)域，并形成柵極、源極、漏極的電極。本發(fā)明的優(yōu)點在于，通過此方法得到的期間具有高耐壓、尺寸小的特點，且制造工藝簡單，有利于提高成品的良品率。

技術研發(fā)人員：黃海濤,張永熙,陳偉,仲雪倩,陳思哲
受保護的技術使用者：上海瞻芯電子科技股份有限公司
技術研發(fā)日：
技術公布日：2025/1/9