本發(fā)明涉及芯片封裝，具體涉及一種芯片垂直堆疊封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)：

1、隨著數(shù)據(jù)存儲(chǔ)領(lǐng)域的快速發(fā)展，對(duì)芯片的計(jì)算速度、存儲(chǔ)容量等要求越來越高。如圖1和圖2所示，目前行業(yè)內(nèi)的閃存芯片采用“錯(cuò)位堆疊-金線鍵合-包封”的工藝技術(shù)來實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)和讀寫。為了增加存儲(chǔ)容量，芯片堆疊層數(shù)也越來越多(堆疊層數(shù)由2層-4層-8層-16層甚至32層)，然而現(xiàn)有技術(shù)，閃存芯片之間需要錯(cuò)位堆疊，給鍵合pad讓出空間，才可進(jìn)行金線鍵合，這樣勢(shì)必增加封裝面積和封裝厚度，同時(shí)受限于鍵合工藝水平，會(huì)帶來如“彈坑”、線弧過高容易“塌絲”“碰線”等一些列失效風(fēng)險(xiǎn)，進(jìn)而影響整個(gè)封裝良率和存儲(chǔ)容量。

2、因此，如何有效減少封裝體積，是目前需要解決的問題。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的是提出一種芯片垂直堆疊封裝結(jié)構(gòu)及其制造方法，可以有效減小封裝體積。

2、為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種芯片垂直堆疊封裝結(jié)構(gòu)，包括：

3、載板；

4、結(jié)構(gòu)體，集成在所述載板上；所述結(jié)構(gòu)體為多層結(jié)構(gòu)垂直堆疊而成；每一層結(jié)構(gòu)均包括：水平方向上相對(duì)設(shè)置的芯片和硅橋片，所述硅橋片中形成有貫通的tsv；所述芯片的pad被扇出至所述硅橋片上形成新pad，所述新pad與所述tsv的頂面接觸；

5、所述結(jié)構(gòu)體的第n層(n＞1)結(jié)構(gòu)的所述tsv的底面形成有焊球；上一層結(jié)構(gòu)的焊球與下一層結(jié)構(gòu)的所述新pad相接觸；

6、所述結(jié)構(gòu)體的第一層結(jié)構(gòu)，通過rdl形成有與tsv電連接的焊球陣列，所述結(jié)構(gòu)體通過所述焊球陣列焊接在所述載板上。

7、可選方案中，所述載板包括基板和集成在基板上的功能芯片；

8、所述結(jié)構(gòu)體集成在所述載板上，或者集成在所述功能芯片上。

9、可選方案中，所述結(jié)構(gòu)體的每一層結(jié)構(gòu)的芯片為閃存芯片；所述基板上集成有邏輯芯片，所述結(jié)構(gòu)體集成在所述邏輯芯片上，所述邏輯芯片上還集成有緩存芯片。

10、可選方案中，所述芯片的pad的間距與扇出至所述硅橋片上形成的新pad的間距相等，且所述芯片的每一個(gè)pad和對(duì)應(yīng)新pad的電連接線為直線，多個(gè)直線相互平行。

11、可選方案中，所述基板與所述結(jié)構(gòu)體之間以及所述結(jié)構(gòu)體的各層結(jié)構(gòu)之間填充有底部填充膠。

12、本發(fā)明還提供了一種芯片垂直堆疊封裝結(jié)構(gòu)的制造方法，包括：

13、分別制造結(jié)構(gòu)體的每一層結(jié)構(gòu)；其中，每一層結(jié)構(gòu)均包括：水平方向上相對(duì)設(shè)置的芯片和硅橋片，所述硅橋片中形成有貫通的tsv；所述芯片的pad被扇出至所述硅橋片上形成新pad，所述新pad與所述tsv的頂面接觸；

14、在制造所述結(jié)構(gòu)體的第n層(n＞1)結(jié)構(gòu)時(shí)，在所述tsv的底面形成焊球；在制造所述結(jié)構(gòu)體的第一層結(jié)構(gòu)時(shí)，通過rdl對(duì)硅橋片的新pad進(jìn)行合理分布，形成與tvs底面電連接的焊球陣列；

15、提供載板，在所述載板上通過倒裝芯片工藝將所述第一層結(jié)構(gòu)的焊球陣列焊接至所述載板上；

16、將第二層至第n層結(jié)構(gòu)，由下往上依次垂直堆疊在第一層結(jié)構(gòu)上方，在堆疊時(shí)，上一層結(jié)構(gòu)的焊球與下一層結(jié)構(gòu)的硅橋片的新pad相接觸。

17、可選方案中，制造第n層(n＞1)結(jié)構(gòu)的方法包括：

18、提供臨時(shí)載片；

19、將所述芯片和所述硅橋片設(shè)置在所述臨時(shí)載片上；

20、在所述臨時(shí)載片上形成塑封層，覆蓋所述芯片和所述硅橋片；

21、去除所述臨時(shí)載片，暴漏出所述tsv的頂面；

22、通過fan-out工藝，將所述芯片的pad扇出至所述硅橋上，制作出與芯片上，同等間距的新pad，其中所述新pad位于所述tsv的頂面上；

23、對(duì)所述芯片和所述硅橋片的背面進(jìn)行減薄，露出所述tsv底部；

24、在所述硅橋片的tsv底部，制作焊球。

25、可選方案中，所述載板包括基板和集成在基板上的功能芯片；所述結(jié)構(gòu)體集成在所述基板上，或者集成在所述功能芯片上。

26、可選方案中，將第一層結(jié)構(gòu)焊接在所述基板上后，以及將上一層結(jié)構(gòu)堆疊在下一層結(jié)構(gòu)上后，所述方法還包括：

27、在基板與第一層結(jié)構(gòu)之間以及兩層結(jié)構(gòu)之間填充底部填充膠。

28、可選方案中，所述結(jié)構(gòu)體的每一層結(jié)構(gòu)的芯片為閃存芯片；所述基板上集成有邏輯芯片，所述結(jié)構(gòu)體集成在所述邏輯芯片上，所述邏輯芯片上還集成有緩存芯片。

29、本發(fā)明的有益效果在于：

30、本發(fā)明摒棄閃存芯片傳統(tǒng)的錯(cuò)位堆疊+wb(金絲鍵合)的方式，通過fan-out工藝，將閃存芯片的pad，通過rdl扇出至硅橋上，同時(shí)在硅橋上，通過tsv+焊球，實(shí)現(xiàn)閃存芯片垂直互聯(lián)，可以有效減少封裝體積。

技術(shù)特征：

1.一種芯片垂直堆疊封裝結(jié)構(gòu)，其特征在于，包括：

2.如權(quán)利要求1所述的芯片垂直堆疊封裝結(jié)構(gòu)，其特征在于，所述載板包括基板和集成在基板上的功能芯片；

3.如權(quán)利要求2所述的芯片垂直堆疊封裝結(jié)構(gòu)，其特征在于，所述結(jié)構(gòu)體的每一層結(jié)構(gòu)的芯片為閃存芯片；所述基板上集成有邏輯芯片，所述結(jié)構(gòu)體集成在所述邏輯芯片上，所述邏輯芯片上還集成有緩存芯片。

4.如權(quán)利要求1所述的芯片垂直堆疊封裝結(jié)構(gòu)，其特征在于，所述芯片的pad的間距與扇出至所述硅橋片上形成的新pad的間距相等，且所述芯片的每一個(gè)pad和對(duì)應(yīng)新pad的電連接線為直線，多個(gè)直線相互平行。

5.如權(quán)利要求1所述的芯片垂直堆疊封裝結(jié)構(gòu)，其特征在于，所述基板與所述結(jié)構(gòu)體之間以及所述結(jié)構(gòu)體的各層結(jié)構(gòu)之間填充有底部填充膠。

6.一種芯片垂直堆疊封裝結(jié)構(gòu)的制造方法，其特征在于，包括：

7.如權(quán)利要求6所述的芯片垂直堆疊封裝結(jié)構(gòu)的制造方法，其特征在于，制造第n層(n＞1)結(jié)構(gòu)的方法包括：

8.如權(quán)利要求6所述的芯片垂直堆疊封裝結(jié)構(gòu)的制造方法，其特征在于，所述載板包括基板和集成在基板上的功能芯片；所述結(jié)構(gòu)體集成在所述基板上，或者集成在所述功能芯片上。

9.如權(quán)利要求6所述的芯片垂直堆疊封裝結(jié)構(gòu)的制造方法，其特征在于，將第一層結(jié)構(gòu)焊接在所述基板上后，以及將上一層結(jié)構(gòu)堆疊在下一層結(jié)構(gòu)上后，所述方法還包括：

10.如權(quán)利要求8所述的芯片垂直堆疊封裝結(jié)構(gòu)的制造方法，其特征在于，所述結(jié)構(gòu)體的每一層結(jié)構(gòu)的芯片為閃存芯片；所述基板上集成有邏輯芯片，所述結(jié)構(gòu)體集成在所述邏輯芯片上，所述邏輯芯片上還集成有緩存芯片。

技術(shù)總結(jié)
本發(fā)明提供了一種芯片垂直堆疊封裝結(jié)構(gòu)及其制造方法，其中垂直堆疊封裝結(jié)構(gòu)包括：載板；結(jié)構(gòu)體，集成在所述載板上；所述結(jié)構(gòu)體為多層結(jié)構(gòu)垂直堆疊而成；每一層結(jié)構(gòu)均包括：水平方向上相對(duì)設(shè)置的芯片和硅橋片，所述硅橋片中形成有貫通的TSV；所述芯片的PAD被扇出至所述硅橋片上形成新PAD，所述新PAD與所述TSV的頂面接觸；所述結(jié)構(gòu)體的第N層(N＞1)結(jié)構(gòu)的所述TSV的底面形成有焊球；上一層結(jié)構(gòu)的焊球與下一層結(jié)構(gòu)的所述新PAD相接觸；所述結(jié)構(gòu)體的第一層結(jié)構(gòu)，通過RDL形成有與TSV電連接的焊球陣列，所述結(jié)構(gòu)體通過所述焊球陣列焊接在所述載板上。本發(fā)明可以有效減小封裝體積。

技術(shù)研發(fā)人員：張道迎,婁可柱,李禮
受保護(hù)的技術(shù)使用者：上海威固信息技術(shù)股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/28