本申請涉及半導(dǎo)體，特別是涉及一種電容結(jié)構(gòu)及其制備方法、半導(dǎo)體結(jié)構(gòu)。

背景技術(shù)：

1、隨著集成電路的發(fā)展和芯片集成度的提高，器件尺寸不斷縮小，器件內(nèi)部所承受的電場強(qiáng)度也越來越高，容易發(fā)生擊穿。與時(shí)間有關(guān)的介質(zhì)擊穿（time?dependentdielectric?breakdown，tddb）是影響芯片壽命和長期正常工作的主要失效機(jī)制。tddb是由于在施加電應(yīng)力過程中，在介質(zhì)層內(nèi)部產(chǎn)生缺陷并且缺陷積聚導(dǎo)致的。

2、目前在模擬電路和射頻電路中，通常會將金屬電容mim（metal?insulator?metal）制作在互連線上，以克服寄生電容大、器件性能隨電路頻率增大而明顯下降的缺陷。在制備金屬電容mim的工藝過程中，易在介質(zhì)層表面和溝槽側(cè)壁積聚電荷，導(dǎo)致介質(zhì)層的性能減弱，從而導(dǎo)致器件的tddb性能變差。

技術(shù)實(shí)現(xiàn)思路

1、基于此，有必要提供一種可以改善電容結(jié)構(gòu)的tddb性能的電容結(jié)構(gòu)及其制備方法、半導(dǎo)體結(jié)構(gòu)。

2、為了實(shí)現(xiàn)上述目的，一方面，本發(fā)明提供了一種電容結(jié)構(gòu)的制備方法，包括：

3、提供基底，所述基底包括襯底以及于所述襯底上依次形成的第一電極層、第一介質(zhì)層、第二電極層和抗反射層；

4、刻蝕所述抗反射層、所述第二電極層和部分所述第一介質(zhì)層，形成電容溝槽；

5、對所述抗反射層的暴露表面以及所述電容溝槽暴露出的所述第一介質(zhì)層的表面進(jìn)行去除懸掛鍵處理；

6、于所述抗反射層和所述第一介質(zhì)層的裸露表面上形成電荷阻擋層，所述電荷阻擋層用于與等離子體結(jié)合，以實(shí)現(xiàn)對等離子體電荷的阻擋；

7、采用高密度等離子體化學(xué)氣相沉積工藝或者等離子體增強(qiáng)化學(xué)氣相沉積工藝于所述電荷阻擋層上形成第二介質(zhì)層；

8、刻蝕所述第二介質(zhì)層、所述電荷阻擋層和所述基底，形成通孔。

9、在其中一個(gè)實(shí)施例中，所述對所述抗反射層的暴露表面以及所述電容溝槽暴露出的所述第一介質(zhì)層的表面進(jìn)行去除懸掛鍵處理，包括：

10、在預(yù)設(shè)溫度條件下、預(yù)設(shè)壓強(qiáng)條件和預(yù)設(shè)功率條件下，對所述抗反射層的暴露表面以及所述電容溝槽暴露出的所述第一介質(zhì)層的表面進(jìn)行一氧化二氮?dú)夥仗幚恚?/p>

11、其中，在所述預(yù)設(shè)溫度條件下、所述預(yù)設(shè)壓強(qiáng)條件和所述預(yù)設(shè)功率條件下，所述一氧化二氮電離生成氧離子，所述氧離子與所述懸掛鍵結(jié)合。

12、在其中一個(gè)實(shí)施例中，于所述抗反射層和所述第一介質(zhì)層的裸露表面上形成電荷阻擋層，包括：

13、于所述抗反射層和所述第一介質(zhì)層的裸露表面上沉積富硅氧化物，形成所述電荷阻擋層。

14、在其中一個(gè)實(shí)施例中，刻蝕所述第二介質(zhì)層、所述電荷阻擋層和所述基底，形成通孔，包括：

15、刻蝕所述第二介質(zhì)層、所述電荷阻擋層和所述抗反射層，以形成第一通孔；

16、刻蝕所述第二介質(zhì)層、所述電荷阻擋層、所述抗反射層、所述第二電極層和所述第一介質(zhì)層，以形成第二通孔。

17、在其中一個(gè)實(shí)施例中，所述方法還包括：

18、在形成所述第一電極層之前，于所述襯底上沉積第一阻擋層材料，形成第一阻擋層；

19、在形成所述第一介質(zhì)層之前，于所述第一電極層上沉積第二阻擋層材料，形成第二阻擋層。

20、在其中一個(gè)實(shí)施例中，所述第一介質(zhì)層包括氮化硅，所述抗反射層包括氮氧化硅。

21、在其中一個(gè)實(shí)施例中，所述電荷阻擋層的厚度為100埃-200埃。

22、第二方面，本申請還提供了一種電容結(jié)構(gòu)，包括：

23、襯底；

24、第一電極層，位于所述襯底上；

25、第一介質(zhì)層，位于所述第一電極層上；

26、第二電極層，位于部分所述第一介質(zhì)層上；其中，被所述第二電極層覆蓋的部分所述第一介質(zhì)層相對于所述第一電極層的厚度，大于未被所述第二電極層覆蓋的所述第一介質(zhì)層的厚度；

27、抗反射層，位于所述第二電極層上；

28、電荷阻擋層，位于所述抗反射層和所述第一介質(zhì)層的裸露表面上；

29、第二介質(zhì)層，位于所述電荷阻擋層上；

30、第一通孔，貫穿所述第二介質(zhì)層、所述電荷阻擋層和所述抗反射層；

31、第二通孔，貫穿所述第二介質(zhì)層、所述電荷阻擋層、所述抗反射層、所述第二電極層和所述第一介質(zhì)層。

32、在其中一個(gè)實(shí)施例中，所述電容結(jié)構(gòu)還包括：

33、第一阻擋層，位于所述襯底和所述第一電極層之間；

34、第二阻擋層，位于所述第一電極層和所述第一介質(zhì)層之間。

35、第三方面，本申請還提供了一種半導(dǎo)體結(jié)構(gòu)，包括由上述任一實(shí)施例提供的制備方法制備而成的電容結(jié)構(gòu)，或者，包括上述任一實(shí)施例提供的電容結(jié)構(gòu)。

36、上述電容結(jié)構(gòu)及其制備方法、半導(dǎo)體結(jié)構(gòu)中，通過提供包括襯底以及于襯底上依次形成的第一電極層、第一介質(zhì)層、第二電極層和抗反射層的基底，刻蝕抗反射層、第二電極層和部分第一介質(zhì)層，形成電容溝槽，進(jìn)一步地，對抗反射層的暴露表面以及電容溝槽暴露出的第一介質(zhì)層的表面進(jìn)行去除懸掛鍵處理，避免后續(xù)工藝制程中在抗反射層和第一介質(zhì)層的裸露表面積累電荷。之后，于抗反射層和第一介質(zhì)層的裸露表面上形成電荷阻擋層，采用高密度等離子體化學(xué)氣相沉積工藝或者等離子體增強(qiáng)化學(xué)氣相沉積工藝于電荷阻擋層上形成第二介質(zhì)層，電荷阻擋層可與采用高密度等離子體化學(xué)氣相沉積工藝或者等離子體增強(qiáng)化學(xué)氣相沉積工藝產(chǎn)生的等離子體結(jié)合，以實(shí)現(xiàn)對等離子體電荷的阻擋，避免等離子體電荷在抗反射層表面和第一介質(zhì)層表面積累。最后，刻蝕第二介質(zhì)層、電荷阻擋層和基底，形成用于連接第一電極層和第二電極層的通孔。由于對抗反射層的暴露表面以及電容溝槽暴露出的第一介質(zhì)層的表面進(jìn)行去除懸掛鍵處理，以及設(shè)置了電荷阻擋層阻擋等離子體電荷，避免在第一介質(zhì)層和抗反射層的表面發(fā)生電荷積累，從而提高了電容結(jié)構(gòu)的tddb性能。

技術(shù)特征：

1.一種電容結(jié)構(gòu)的制備方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，對所述抗反射層的暴露表面以及所述電容溝槽暴露出的所述第一介質(zhì)層的表面進(jìn)行去除懸掛鍵處理，包括：

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，于所述抗反射層和所述第一介質(zhì)層的裸露表面上形成電荷阻擋層，包括：

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述刻蝕所述第二介質(zhì)層、所述電荷阻擋層和所述基底，形成通孔，包括：

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括：

6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一介質(zhì)層包括氮化硅，所述抗反射層包括氮氧化硅。

7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述電荷阻擋層的厚度為100埃-200埃。

8.一種電容結(jié)構(gòu)，其特征在于，包括：

9.根據(jù)權(quán)利要求8所述的電容結(jié)構(gòu)，其特征在于，所述電容結(jié)構(gòu)還包括：

10.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括如權(quán)利要求1-7任一項(xiàng)所述的制備方法制備而成的電容結(jié)構(gòu)，或者，包括如權(quán)利要求8-9任一項(xiàng)所述的電容結(jié)構(gòu)。

技術(shù)總結(jié)
本申請涉及一種電容結(jié)構(gòu)及其制備方法、半導(dǎo)體結(jié)構(gòu)，電容結(jié)構(gòu)的制備方法包括：提供基底，基底包括襯底以及于襯底上依次形成的第一電極層、第一介質(zhì)層、第二電極層和抗反射層；刻蝕抗反射層、第二電極層和部分第一介質(zhì)層，形成電容溝槽；對抗反射層的暴露表面以及電容溝槽暴露出的第一介質(zhì)層的表面進(jìn)行去除懸掛鍵處理；于抗反射層和第一介質(zhì)層的裸露表面上形成電荷阻擋層，電荷阻擋層用于與等離子體結(jié)合，以實(shí)現(xiàn)對等離子體電荷的阻擋；采用高密度等離子體化學(xué)氣相沉積工藝或者等離子體增強(qiáng)化學(xué)氣相沉積工藝于電荷阻擋層上形成第二介質(zhì)層；刻蝕第二介質(zhì)層、電荷阻擋層和基底，形成通孔。本申請的電容結(jié)構(gòu)的制備方法可以提高電容結(jié)構(gòu)的TDDB性能。

技術(shù)研發(fā)人員：邱盼盼,陳獻(xiàn)龍,馬振萍,孫林,王歡歡
受保護(hù)的技術(shù)使用者：粵芯半導(dǎo)體技術(shù)股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2