本發(fā)明涉及半導體，尤其涉及一種半導體器件、制備方法、讀寫方法及存儲器。

背景技術：

1、隨著半導體存儲技術的快速發(fā)展，提高半導體器件的器件密度是提高器件性能的重要方向。傳統(tǒng)的動態(tài)隨機存儲器（dynamic?random?access?memory，簡稱：dram）是平面器件，如果需要提高存儲密度，就需要縮減單個晶體管的尺寸以節(jié)約面積。但是隨著尺寸的縮小，晶體管和電容器的有效性也相應會受到影響。目前晶體管的尺寸已經逐漸接近極限，限制了存儲密度的進一步提高。

技術實現(xiàn)思路

1、基于此，有必要針對上述背景技術中的問題，提供一種能夠提高存儲密度的半導體器件。

2、根據本公開的一些實施例，提供了一種半導體器件，其包括：

3、襯底；

4、有源柱，所述有源柱設置于所述襯底上，且所述有源柱沿著遠離所述襯底的第一方向延伸；

5、存儲單元，所述存儲單元有多個，多個所述存儲單元沿著所述第一方向并列設置，且所述存儲單元耦合于所述有源柱的側壁；以及，

6、柵極字線結構，所述柵極字線結構有多個，多個所述柵極字線結構沿著所述第一方向并列且間隔設置并用于控制所述有源柱中溝道的通斷，且相鄰的兩個所述柵極字線結構之間均設置有所述存儲單元。

7、在本公開的一些實施例中，所述存儲單元包括電容器，所述半導體器件還包括隔離結構，所述柵極字線結構與所述電容器之間以所述隔離結構相間隔。

8、在本公開的一些實施例中，所述電容器包括第一電極、電介質層和第二電極，所述電介質層設置于所述第一電極和所述第二電極之間，所述第一電極與所述有源柱的側壁接觸設置。

9、在本公開的一些實施例中，所述第一電極與所述有源柱的材料相同。

10、在本公開的一些實施例中，所述存儲單元環(huán)繞所述有源柱設置，所述柵極字線結構環(huán)繞所述有源柱設置。

11、在本公開的一些實施例中，多個所述有源柱沿著與所述第一方向相交的第二方向并列且間隔設置，各所述柵極字線結構也沿著所述第二方向延伸，且所述柵極字線結構用于控制在所述第二方向上并列設置的多個所述有源柱中溝道的通斷。

12、在本公開的一些實施例中，所述半導體器件還包括公共電極，所述公共電極設置于相鄰兩個所述有源柱之間，且相鄰兩個所述有源柱上耦合的所述存儲單元均電連接于所述公共電極。

13、在本公開的一些實施例中，所述有源柱呈中空柱狀，且所述半導體器件還包括設置于所述有源柱的內部空間的填充介質層；或者，

14、所述有源柱呈實心柱狀。

15、又一方面，一種如上述任一實施例所述的半導體器件的制備方法，其包括如下步驟：

16、在襯底上形成多層第一犧牲層和多層第二犧牲層，所述第一犧牲層和所述第二犧牲層在第一方向上交替層疊設置，各所述第一犧牲層和與其相鄰的所述第二犧牲層之間均設置有隔離結構；

17、沿所述第一方向刻蝕多層所述第一犧牲層和多層所述第二犧牲層，形成貫穿多層所述第一犧牲層和多層所述第二犧牲層的第一刻蝕孔；

18、于所述第一刻蝕孔中刻蝕露出的所述第一犧牲層，并在被去除的所述第一犧牲層所處的區(qū)域中形成所述存儲單元；

19、在所述第一刻蝕孔中形成沿著所述第一方向延伸的所述有源柱；以及，

20、去除所述第二犧牲層，并在被去除的所述第二犧牲層所處的區(qū)域中形成所述柵極字線結構。

21、在本公開的一些實施例中，在形成所述第一刻蝕孔的步驟中，形成多個沿著與所述第一方向相交的第二方向上并列且間隔設置的所述第一刻蝕孔；

22、在形成所述有源柱的步驟中，于各所述第一刻蝕孔中均對應形成所述有源柱。

23、在本公開的一些實施例中，形成所述存儲單元的步驟包括：

24、在被去除的所述第一犧牲層所處的區(qū)域中依次沉積犧牲材料層、電介質層和第一電極；

25、在所述電介質層遠離所述有源柱的一側沿所述第一方向刻蝕多層所述第一犧牲層和多層所述第二犧牲層，形成露出所述犧牲材料層的第二刻蝕孔；以及，

26、于所述第二刻蝕孔中刻蝕露出的所述犧牲材料層，并在被去除的所述犧牲材料層所處的區(qū)域中形成第二電極。

27、在本公開的一些實施例中，在于所述第一刻蝕孔中刻蝕露出的所述第一犧牲層的步驟中，保留部分位于相鄰兩個所述第一刻蝕孔之間的所述第一犧牲層；

28、在形成所述第二刻蝕孔的步驟中，沿所述第一方向對剩余的所述第一犧牲層進行刻蝕，以露出位于其兩側的所述犧牲材料層。

29、在本公開的一些實施例中，在形成所述第二電極之后，還包括在所述第二刻蝕孔中形成公共電極的步驟，所述公共電極電連接于位于其兩側的所述第二電極。

30、在本公開的一些實施例中，在刻蝕所述犧牲材料層之前，還包括：于所述第一刻蝕孔中刻蝕露出的部分所述犧牲材料層，并且在被去除的部分所述犧牲材料層所處的區(qū)域中回填絕緣間隔體。

31、又一方面，一種半導體器件的讀寫方法，其對如上述任一實施例所述的半導體器件進行讀取操作和寫入操作中的至少一者；

32、其中，所述讀取操作包括：選定所述有源柱，控制所述有源柱上所有的所述柵極字線結構處于關閉狀態(tài)并對所述有源柱進行供電，再沿著靠近所述襯底的方向依次打開所述柵極字線結構，并依次讀取存儲在相應的所述存儲單元上的信息；

33、所述寫入操作包括：選定所述有源柱，控制所述有源柱上所有的所述柵極字線結構處于打開狀態(tài)并對所述有源柱進行供電，沿著遠離所述襯底的方向依次關閉所述柵極字線結構，并依次向相應的所述存儲單元寫入信息。

34、又一方面，一種存儲器，其包括如上述任一實施例所述的半導體器件。

35、本公開至少一個實施例中的半導體器件中包括有源柱、多個存儲單元和多個柵極字線結構，有源柱沿著第一方向延伸，多個存儲單元沿著第一方向并列設置，并耦合于有源柱的側壁，多個柵極字線結構也沿著第一方向并列設置并用于控制有源柱。其中，通過對多個柵極字線結構加壓，能夠夾斷有源柱中的溝道，以實現(xiàn)對于多個存儲單元的隔斷，這保證了該半導體器件中存儲單元的信息存儲以及讀取功能。并且，有源柱的側壁上耦合了多個疊置的存儲單元，能夠規(guī)避平面器件所受到的尺寸微縮的問題，從而顯著提高該器件的存儲密度。

36、上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，并可依照說明書的內容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細說明如后。

技術特征：

1.一種半導體器件，其特征在于，包括：

2.根據權利要求1所述的半導體器件，其特征在于，所述存儲單元包括電容器，所述半導體器件還包括隔離結構，所述柵極字線結構與所述電容器之間以所述隔離結構相間隔。

3.根據權利要求2所述的半導體器件，其特征在于，所述電容器包括第一電極、電介質層和第二電極，所述電介質層設置于所述第一電極和所述第二電極之間，所述第一電極與所述有源柱的側壁接觸設置。

4.根據權利要求3所述的半導體器件，其特征在于，所述第一電極與所述有源柱的材料相同。

5.根據權利要求1~4任意一項所述的半導體器件，其特征在于，所述存儲單元環(huán)繞所述有源柱設置，所述柵極字線結構環(huán)繞所述有源柱設置。

6.根據權利要求5所述的半導體器件，其特征在于，所述有源柱有多個，多個所述有源柱沿著與所述第一方向相交的第二方向并列且間隔設置，各所述柵極字線結構也沿著所述第二方向延伸，且所述柵極字線結構用于控制在所述第二方向上并列設置的多個所述有源柱中溝道的通斷。

7.根據權利要求6所述的半導體器件，其特征在于，所述半導體器件還包括公共電極，所述公共電極設置于相鄰兩個所述有源柱之間，且相鄰兩個所述有源柱上耦合的所述存儲單元均電連接于所述公共電極。

8.根據權利要求1~4及6~7任意一項所述的半導體器件，其特征在于，所述有源柱呈中空柱狀，且所述半導體器件還包括設置于所述有源柱的內部空間的填充介質層；或者，

9.一種如權利要求1~8任意一項所述的半導體器件的制備方法，其特征在于，包括如下步驟：

10.根據權利要求9所述的半導體器件的制備方法，其特征在于，在形成所述第一刻蝕孔的步驟中，形成多個沿著與所述第一方向相交的第二方向上并列且間隔設置的所述第一刻蝕孔；

11.根據權利要求10所述的半導體器件的制備方法，其特征在于，形成所述存儲單元的步驟包括：

12.根據權利要求11所述的半導體器件的制備方法，其特征在于，在于所述第一刻蝕孔中刻蝕露出的所述第一犧牲層的步驟中，保留部分位于相鄰兩個所述第一刻蝕孔之間的所述第一犧牲層；

13.根據權利要求12所述的半導體器件的制備方法，其特征在于，在形成所述第二電極之后，還包括在所述第二刻蝕孔中形成公共電極的步驟，所述公共電極電連接于位于其兩側的所述第二電極。

14.根據權利要求11所述的半導體器件的制備方法，其特征在于，在刻蝕所述犧牲材料層之前，還包括：于所述第一刻蝕孔中刻蝕露出的部分所述犧牲材料層，并且在被去除的部分所述犧牲材料層所處的區(qū)域中回填絕緣間隔體。

15.一種半導體器件的讀寫方法，其特征在于，對如權利要求1~8任意一項所述的半導體器件進行讀取操作和寫入操作中的至少一者；

16.一種存儲器，其特征在于，包括如權利要求1~8任意一項所述的半導體器件。

技術總結
本公開提供了一種半導體器件、制備方法、讀寫方法及存儲器，該半導體器件包括：襯底、有源柱、存儲單元以及柵極字線結構。其中，有源柱設置于襯底上，且有源柱沿著遠離襯底的第一方向延伸。存儲單元有多個，多個存儲單元沿著第一方向并列設置，且存儲單元耦合于有源柱的側壁。柵極字線結構有多個，多個柵極字線結構沿著第一方向并列且間隔設置并用于控制有源柱中溝道的通斷，且相鄰的兩個柵極字線結構之間均設置有存儲單元。該半導體器件能夠規(guī)避平面器件所受到的尺寸微縮的問題，從而顯著提高該器件的存儲密度。

技術研發(fā)人員：周成
受保護的技術使用者：合肥晶合集成電路股份有限公司
技術研發(fā)日：
技術公布日：2025/1/2