本申請(qǐng)涉及半導(dǎo)體集成電路設(shè)計(jì)及制造領(lǐng)域，尤其涉及一種水平方向檢測(cè)的霍爾集成芯片。

背景技術(shù)：

1、水平方向檢測(cè)的電流傳感器指的是用于檢測(cè)水平方向的電流的傳感器。相關(guān)技術(shù)中主要通過互補(bǔ)金屬氧化物半導(dǎo)體（cmos）標(biāo)準(zhǔn)工藝、垂直工藝、隧穿磁阻技術(shù)（tmr）類磁場(chǎng)敏感元件等進(jìn)行水平方向檢測(cè)的電流傳感器的制備。

2、然而，cmos標(biāo)準(zhǔn)工藝使得磁場(chǎng)集中器的制備在晶圓流片時(shí)隨霍爾工藝一起進(jìn)行，生產(chǎn)成本和生產(chǎn)工藝的難度較高，且霍爾本身信號(hào)零位偏置（零偏）與信噪比較低，導(dǎo)致靈敏度不足，抗干擾能力不強(qiáng)。此外，受限于必須使用晶圓端工藝，在晶圓上方增加磁場(chǎng)集中器的厚度一般被限制在50um以內(nèi)，從而較大限制磁場(chǎng)集中器的集中磁場(chǎng)及偏置能力，導(dǎo)致磁場(chǎng)轉(zhuǎn)換效率較為低下，靈敏度更加不足，無法適用于電流較小的測(cè)量中。垂直生產(chǎn)工藝產(chǎn)出的霍爾靈敏度較低，信噪比較差，大幅降低測(cè)量精度。tmr類磁場(chǎng)敏感元件無法在較強(qiáng)磁場(chǎng)環(huán)境下長(zhǎng)期工作，且不適用于大電流的電流傳感器制作，當(dāng)有強(qiáng)磁場(chǎng)靠近時(shí)，tmr會(huì)受到嚴(yán)重干擾并且輸出失衡，導(dǎo)致電流傳感器工作異常，最終使其性能降級(jí)。

3、由此，提供一種生產(chǎn)工藝簡(jiǎn)單、抗干擾能力較強(qiáng)、量程較大、檢測(cè)精度較高的水平方向檢測(cè)的霍爾集成芯片，顯得格外重要。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)?zhí)峁┮环N水平方向檢測(cè)的霍爾集成芯片，以至少解決相關(guān)技術(shù)中存在的上述問題。

2、為了解決上述技術(shù)問題，本申請(qǐng)的技術(shù)方案如下：

3、根據(jù)本申請(qǐng)實(shí)施例的第一方面，提供一種水平方向檢測(cè)的霍爾集成芯片，所述霍爾集成芯片包括第一霍爾芯片和第二霍爾芯片，所述第一霍爾芯片和第二霍爾芯片相鄰設(shè)置，所述第一霍爾芯片的輸出端和第二霍爾芯片的輸出端并聯(lián)連接，所述第一霍爾芯片和第二霍爾芯片在垂直磁場(chǎng)干擾下產(chǎn)生的電勢(shì)正負(fù)相互抵消；

4、所述第一霍爾芯片上設(shè)置有第一聚磁結(jié)構(gòu)，所述第二霍爾芯片上設(shè)置有第二聚磁結(jié)構(gòu)，所述第一聚磁結(jié)構(gòu)和所述第二聚磁結(jié)構(gòu)在垂直方向的目標(biāo)邊均為鋸齒狀，所述第一聚磁結(jié)構(gòu)和所述第二聚磁結(jié)構(gòu)在垂直方向的目標(biāo)邊，偏離垂直方向的角度均為0度-10度。

5、根據(jù)權(quán)利要求1所述的霍爾集成芯片，其特征在于，鋸齒狀的目標(biāo)邊包括溝壑、凹點(diǎn)和凸點(diǎn)，所述凹點(diǎn)處的夾角為20度-120度，所述凸點(diǎn)在垂直方向的尺寸為0μm-20μm，所述溝壑在垂直方向的尺寸為5μm-30μm。

6、在一個(gè)可選的實(shí)施例中，所述第一聚磁結(jié)構(gòu)的厚度和所述第二聚磁結(jié)構(gòu)的厚度均大于或等于60μm。

7、在一個(gè)可選的實(shí)施例中，所述第一聚磁結(jié)構(gòu)和所述第二聚磁結(jié)構(gòu)均為方柱形，或者，所述第一聚磁結(jié)構(gòu)和所述第二聚磁結(jié)構(gòu)均為側(cè)視圖為梯形的柱狀。

8、在一個(gè)可選的實(shí)施例中，所述第一聚磁結(jié)構(gòu)的部分區(qū)域設(shè)置在所述第一霍爾芯片上，且覆蓋所述第一霍爾芯片的霍爾感應(yīng)區(qū)，所述第一聚磁結(jié)構(gòu)覆蓋在所述第一霍爾芯片上的部分區(qū)域的面積，與所述第一聚磁結(jié)構(gòu)的面積的比值大于或等于1/4；

9、所述第二聚磁結(jié)構(gòu)的部分區(qū)域設(shè)置在所述第二霍爾芯片上，且覆蓋所述第二霍爾芯片的霍爾感應(yīng)區(qū)，所述第二聚磁結(jié)構(gòu)覆蓋在所述第二霍爾芯片上的部分區(qū)域的面積，與所述第二聚磁結(jié)構(gòu)的面積的比值大于或等于1/4。

10、在一個(gè)可選的實(shí)施例中，所述第一聚磁結(jié)構(gòu)和所述第二聚磁結(jié)構(gòu)的底部均為矩形，所述第一聚磁結(jié)構(gòu)的底部的一個(gè)頂角位于所述第一霍爾芯片上，所述第二聚磁結(jié)構(gòu)的底部的一個(gè)頂角位于所述第二霍爾芯片上；

11、所述第一聚磁結(jié)構(gòu)的底部的一個(gè)頂角，與所述第二聚磁結(jié)構(gòu)的底部的一個(gè)頂角相對(duì)設(shè)置；或者，所述第一聚磁結(jié)構(gòu)的底部的一條邊，與所述第一霍爾芯片在水平方向的中心線在同一直線上，所述第二聚磁結(jié)構(gòu)的底部的一條邊，與所述第二霍爾芯片在水平方向的中心線在同一直線上。

12、在一個(gè)可選的實(shí)施例中，所述第一聚磁結(jié)構(gòu)通過膠水貼裝在所述第一霍爾芯片上，所述第二聚磁結(jié)構(gòu)通過膠水貼裝在所述第二霍爾芯片上。

13、在一個(gè)可選的實(shí)施例中，所述第一聚磁結(jié)構(gòu)和所述第二聚磁結(jié)構(gòu)通過厚度一致的膜，分別貼裝在所述第一霍爾芯片和所述第二霍爾芯片上。

14、在一個(gè)可選的實(shí)施例中，所述第一霍爾芯片和第二霍爾芯片的底部還設(shè)置有第三聚磁結(jié)構(gòu)；

15、所述第三聚磁結(jié)構(gòu)在所述第一霍爾芯片上的第一投影，與所述第一聚磁結(jié)構(gòu)在所述第一霍爾芯片上的第二投影之間存在第一重疊部分；所述第三聚磁結(jié)構(gòu)在所述第二霍爾芯片上的第三投影，與所述第二聚磁結(jié)構(gòu)在所述第二霍爾芯片上的第四投影之間存在第二重疊部分。

16、在一個(gè)可選的實(shí)施例中，所述第一投影和所述第二投影均覆蓋所述第一霍爾芯片的霍爾感應(yīng)區(qū)，所述第三投影和所述第四投影均覆蓋所述第二霍爾芯片的霍爾感應(yīng)區(qū)。

17、所述第一重疊部分的面積與所述第一霍爾芯片的面積的比值的范圍為1/5~1，所述第二重疊部分的面積與所述第二霍爾芯片的面積的比值的范圍為1/5~1。

18、本申請(qǐng)實(shí)施例提供的霍爾集成芯片包括第一霍爾芯片和第二霍爾芯片，所述第一霍爾芯片和第二霍爾芯片相鄰設(shè)置，所述第一霍爾芯片的輸出端和第二霍爾芯片的輸出端并聯(lián)連接，該連接方式使得雙霍爾輸出為差分信號(hào)。兩個(gè)霍爾的零偏因工作電流正交與此差分設(shè)計(jì)而抵消，并且其輸出信號(hào)并聯(lián)而提升了信噪比。此外，對(duì)同向信號(hào)相消的特點(diǎn)使其具備較強(qiáng)抗干擾能力：當(dāng)有垂直方向的磁場(chǎng)干擾時(shí)，兩顆霍爾干擾項(xiàng)輸出因其距離很近、且一正一反，因而可以互相抵消，從而增強(qiáng)終端電流傳感器產(chǎn)品抗干擾能力。此外，霍爾芯片上還設(shè)置有聚磁結(jié)構(gòu)，聚磁結(jié)構(gòu)在垂直方向的目標(biāo)邊為鋸齒狀，聚磁結(jié)構(gòu)在垂直方向的目標(biāo)邊，偏離垂直方向的角度均為0度-10度，該鋸齒狀結(jié)構(gòu)使得最終制備得到的電流傳感器在水平方向磁場(chǎng)偏置的能力更加集中。在原先磁場(chǎng)集中器的設(shè)計(jì)基礎(chǔ)上，加強(qiáng)了磁場(chǎng)偏置的作用。使感應(yīng)單元可以得到更多偏置后的磁場(chǎng)，也進(jìn)一步降低其他方向磁場(chǎng)對(duì)于產(chǎn)品的干擾，并提升整個(gè)模塊的信噪比。此外，磁場(chǎng)偏置的加強(qiáng)，使得最終制備得到的電流傳感器的線性輸出范圍更廣，能夠提高有效量程，減小信號(hào)誤差，從而提升最終信號(hào)的穩(wěn)定性和準(zhǔn)確性。

19、應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性和解釋性的，并不能限制本申請(qǐng)。

技術(shù)特征：

1.一種水平方向檢測(cè)的霍爾集成芯片，所述霍爾集成芯片包括第一霍爾芯片和第二霍爾芯片，所述第一霍爾芯片和第二霍爾芯片相鄰設(shè)置，所述第一霍爾芯片的輸出端和第二霍爾芯片的輸出端并聯(lián)連接，所述第一霍爾芯片和第二霍爾芯片在垂直磁場(chǎng)干擾下產(chǎn)生的電勢(shì)正負(fù)相互抵消，其特征在于，

2.根據(jù)權(quán)利要求1所述的霍爾集成芯片，其特征在于，鋸齒狀的目標(biāo)邊包括溝壑、凹點(diǎn)和凸點(diǎn)，所述凹點(diǎn)處的夾角為20度-120度，所述凸點(diǎn)在垂直方向的尺寸為0μm-20μm，所述溝壑在垂直方向的尺寸為5μm-30μm。

3.根據(jù)權(quán)利要求1所述的霍爾集成芯片，其特征在于，所述第一聚磁結(jié)構(gòu)的厚度和所述第二聚磁結(jié)構(gòu)的厚度均大于或等于60μm。

4.根據(jù)權(quán)利要求1所述的霍爾集成芯片，其特征在于，所述第一聚磁結(jié)構(gòu)和所述第二聚磁結(jié)構(gòu)均為方柱形，或者，所述第一聚磁結(jié)構(gòu)和所述第二聚磁結(jié)構(gòu)均為側(cè)視圖為梯形的柱狀。

5.根據(jù)權(quán)利要求1所述的霍爾集成芯片，其特征在于，所述第一聚磁結(jié)構(gòu)的部分區(qū)域設(shè)置在所述第一霍爾芯片上，且覆蓋所述第一霍爾芯片的霍爾感應(yīng)區(qū)，所述第一聚磁結(jié)構(gòu)覆蓋在所述第一霍爾芯片上的部分區(qū)域的面積，與所述第一聚磁結(jié)構(gòu)的面積的比值大于或等于1/4；

6.根據(jù)權(quán)利要求5所述的霍爾集成芯片，其特征在于，所述第一聚磁結(jié)構(gòu)和所述第二聚磁結(jié)構(gòu)的底部均為矩形，所述第一聚磁結(jié)構(gòu)的底部的一個(gè)頂角位于所述第一霍爾芯片上，所述第二聚磁結(jié)構(gòu)的底部的一個(gè)頂角位于所述第二霍爾芯片上；

7.根據(jù)權(quán)利要求1所述的霍爾集成芯片，其特征在于，所述第一聚磁結(jié)構(gòu)通過膠水貼裝在所述第一霍爾芯片上，所述第二聚磁結(jié)構(gòu)通過膠水貼裝在所述第二霍爾芯片上。

8.根據(jù)權(quán)利要求1所述的霍爾集成芯片，其特征在于，所述第一聚磁結(jié)構(gòu)和所述第二聚磁結(jié)構(gòu)通過厚度一致的膜，分別貼裝在所述第一霍爾芯片和所述第二霍爾芯片上。

9.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的霍爾集成芯片，其特征在于，所述第一霍爾芯片和第二霍爾芯片的底部還設(shè)置有第三聚磁結(jié)構(gòu)；

10.根據(jù)權(quán)利要求9所述的霍爾集成芯片，其特征在于，所述第一投影和所述第二投影均覆蓋所述第一霍爾芯片的霍爾感應(yīng)區(qū)，所述第三投影和所述第四投影均覆蓋所述第二霍爾芯片的霍爾感應(yīng)區(qū)；

技術(shù)總結(jié)
本申請(qǐng)涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種水平方向檢測(cè)的霍爾集成芯片，霍爾集成芯片包括第一霍爾芯片和第二霍爾芯片，第一霍爾芯片和第二霍爾芯片相鄰設(shè)置，第一霍爾芯片的輸出端和第二霍爾芯片的輸出端并聯(lián)連接，第一霍爾芯片和第二霍爾芯片在垂直磁場(chǎng)干擾下產(chǎn)生的電勢(shì)正負(fù)相互抵消，第一霍爾芯片上設(shè)置有第一聚磁結(jié)構(gòu)，第二霍爾芯片上設(shè)置有第二聚磁結(jié)構(gòu)，第一聚磁結(jié)構(gòu)和第二聚磁結(jié)構(gòu)在垂直方向的目標(biāo)邊為鋸齒狀，第一聚磁結(jié)構(gòu)和第二聚磁結(jié)構(gòu)在垂直方向的目標(biāo)邊，偏離垂直方向的角度均為0度?10度。本申請(qǐng)?zhí)峁┑乃椒较驒z測(cè)的霍爾集成芯片，生產(chǎn)工藝簡(jiǎn)單、抗干擾能力較強(qiáng)、量程較大、且檢測(cè)精度較高。

技術(shù)研發(fā)人員：朱翔宇,葉明盛,吳志鵬,王冬云,朱忻
受保護(hù)的技術(shù)使用者：蘇州矩陣光電有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/6