本技術(shù)涉及反饋比較電路，尤其涉及一種轉(zhuǎn)換速度快的反饋比較型adc電路。

背景技術(shù)：

1、adc為模擬數(shù)字轉(zhuǎn)換器(或稱(chēng)ad轉(zhuǎn)換器)的簡(jiǎn)稱(chēng)，adc是將模擬量轉(zhuǎn)換為數(shù)字量的器件，常見(jiàn)的應(yīng)用是將連續(xù)變化的電壓值轉(zhuǎn)換為數(shù)字量，原理是采樣原理，可以簡(jiǎn)單理解為，以一定的頻率采樣電壓值，使連續(xù)值變?yōu)殡x散值，也就得到了若干數(shù)字量。

2、傳統(tǒng)反饋比較型adc的原理，digital的輸出通過(guò)dac轉(zhuǎn)化成模擬量，輸入信號(hào)與這個(gè)模擬量進(jìn)行比較，計(jì)較的結(jié)果再送回digital模塊里處理，如果輸入信號(hào)大(或小)，那么digital的輸出加(或減)1，通過(guò)dac轉(zhuǎn)換后的模擬量也會(huì)增大(或減小)，之后再次與輸入信號(hào)比較，重復(fù)這個(gè)過(guò)程，直到dac的輸出與輸入信號(hào)相等，此時(shí)寄存器里輸出即為輸入信號(hào)轉(zhuǎn)換后的數(shù)字量，這種adc的轉(zhuǎn)換速度慢，最極端的時(shí)候需要2的n次方個(gè)周期才能轉(zhuǎn)換完畢，如果輸入信號(hào)頻率高，這種adc會(huì)跟不上輸入信號(hào)，因?yàn)樗看沃荒芨淖円粋€(gè)步長(zhǎng)，不能“換擋”，傳統(tǒng)反饋比較型adc的轉(zhuǎn)換速度慢。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型的目的是為了解決現(xiàn)有技術(shù)中存在的缺點(diǎn)，而提出的一種轉(zhuǎn)換速度快的反饋比較型adc電路。

2、為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用了如下技術(shù)方案：一種轉(zhuǎn)換速度快的反饋比較型adc電路，包括信號(hào)輸出端，所述信號(hào)輸出端連接有比較器的a端，所述比較器的c端連接有數(shù)字模塊，所述數(shù)字模塊的一端連接有寄存器，所述寄存器的一端連接有數(shù)字模擬轉(zhuǎn)換器，所述數(shù)字模擬轉(zhuǎn)換器的一端連接有比較器的b端，所述數(shù)字模塊包括檔位寄存器，所述檔位寄存器的一端連接有結(jié)果寄存器。

3、作為上述技術(shù)方案的進(jìn)一步描述：

4、所述比較器帶有內(nèi)部滯回電路。

5、作為上述技術(shù)方案的進(jìn)一步描述：

6、所述檔位寄存器的初始增加值為1，所述檔位寄存器的連續(xù)增加值為2n-2。

7、作為上述技術(shù)方案的進(jìn)一步描述：

8、所述數(shù)字模塊可以記錄當(dāng)前、上一次、上上次的比較結(jié)果。

9、作為上述技術(shù)方案的進(jìn)一步描述：

10、所述信號(hào)輸出端發(fā)出的信號(hào)為數(shù)字信號(hào)。

11、本實(shí)用新型具有如下有益效果：

12、1、本實(shí)用新型中，通過(guò)當(dāng)前結(jié)果、上次的比較結(jié)果、上上次的比較結(jié)果，共同調(diào)整擋位寄存器的值，若三次比較的結(jié)果相同，則“升擋”，擋位寄存器的值增加，檔位寄存器的增加使得結(jié)果寄存器更快地增加(或減少)，若三次比較的結(jié)果不同，則說(shuō)明結(jié)果寄存器的輸出通過(guò)dac轉(zhuǎn)換后的模擬信號(hào)已經(jīng)接近輸入信號(hào)了，此時(shí)“降檔”，等待檔位寄存器降到最低檔，模數(shù)轉(zhuǎn)換就完成了，極大的減少了比較反饋次數(shù)，轉(zhuǎn)換速度快，提高了工作效率，可以處理更快頻率的輸入信號(hào)。

技術(shù)特征：

1.一種轉(zhuǎn)換速度快的反饋比較型adc電路，包括信號(hào)輸出端(1)，其特征在于：所述信號(hào)輸出端(1)連接有比較器(2)的a端，所述比較器(2)的c端連接有數(shù)字模塊(3)，所述數(shù)字模塊(3)的一端連接有寄存器(4)，所述寄存器(4)的一端連接有數(shù)字模擬轉(zhuǎn)換器(5)，所述數(shù)字模擬轉(zhuǎn)換器(5)的一端連接有比較器(2)的b端，所述數(shù)字模塊(3)包括檔位寄存器(6)，所述檔位寄存器(6)的一端連接有結(jié)果寄存器(7)。

2.根據(jù)權(quán)利要求1所述的一種轉(zhuǎn)換速度快的反饋比較型adc電路，其特征在于：所述比較器(2)帶有內(nèi)部滯回電路。

3.根據(jù)權(quán)利要求1所述的一種轉(zhuǎn)換速度快的反饋比較型adc電路，其特征在于：所述檔位寄存器(6)的初始增加或減小值為1，所述檔位寄存器(6)的連續(xù)增加或減小值為2n-2。

4.根據(jù)權(quán)利要求1所述的一種轉(zhuǎn)換速度快的反饋比較型adc電路，其特征在于：所述數(shù)字模塊(3)可以記錄當(dāng)前、上一次、上上次的比較結(jié)果。

5.根據(jù)權(quán)利要求1所述的一種轉(zhuǎn)換速度快的反饋比較型adc電路，其特征在于：所述信號(hào)輸出端(1)發(fā)出的信號(hào)為數(shù)字信號(hào)。

技術(shù)總結(jié)
本技術(shù)涉及反饋比較電路技術(shù)領(lǐng)域，提供了一種轉(zhuǎn)換速度快的反饋比較型ADC電路，包括信號(hào)輸出端，所述信號(hào)輸出端連接有比較器的A端，所述比較器的C端連接有數(shù)字模塊，所述數(shù)字模塊的一端連接有寄存器，所述寄存器的一端連接有數(shù)字模擬轉(zhuǎn)換器，所述數(shù)字模擬轉(zhuǎn)換器的一端連接有比較器的B端，所述數(shù)字模塊包括檔位寄存器，所述檔位寄存器的一端連接有結(jié)果寄存器。本技術(shù)中，通過(guò)當(dāng)前結(jié)果、上次的比較結(jié)果、上上次的比較結(jié)果，共同調(diào)整擋位寄存器的值，若三次比較的結(jié)果相同，則升擋，擋位寄存器的值增加，檔位寄存器的增加使得結(jié)果寄存器更快地增加，極大的減少了比較反饋次數(shù)，轉(zhuǎn)換速度快，提高了工作效率，可以處理更快頻率的輸入信號(hào)。

技術(shù)研發(fā)人員：高偉凱,管慧,許明峰
受保護(hù)的技術(shù)使用者：上海鑫雁微電子股份有限公司
技術(shù)研發(fā)日：20240515
技術(shù)公布日：2025/1/9