專利名稱:用于顯示設備的譯碼器電路、驅(qū)動電路以及顯示設備的制作方法
技術(shù)領域：
本發(fā)明涉及一種液晶顯示器面板等等的驅(qū)動電路中使用的譯碼器電路。更具體， 本發(fā)明涉及一種通過減小灰階級數(shù)，產(chǎn)生用于插值(interpolate)基準電壓的電壓，能夠 對應于輸入數(shù)字數(shù)據(jù)中的灰階級數(shù)目，從灰階電壓有選擇地輸出電壓的譯碼器電路。
背景技術(shù)：
液晶顯示面板的驅(qū)動電路中使用的譯碼器電路將外部輸入的數(shù)字圖像數(shù)據(jù)轉(zhuǎn)變 為模擬信號，以提供給液晶顯示面板的信號線。如果輸入到譯碼器電路的數(shù)字數(shù)據(jù)是，例 如，10位，那么這種譯碼器電路必須能夠產(chǎn)生Zlicm)個電壓電平的輸出信號。
譯碼器電路通常被配置為，對應于輸入數(shù)字數(shù)據(jù)，從通過階梯電阻在最高級和最 低級基準電壓之間的劃分而產(chǎn)生的幾個基準電壓中選擇一個基準電壓，并經(jīng)由緩沖放大器 (電壓跟隨器)，將該選擇的基準電壓提供給液晶面板的信號線。但是，隨著灰階級數(shù)目的 增長和液晶顯示器的分辨率更高，在通過增加譯碼器電路和包括該譯碼器電路的驅(qū)動電路 尺寸的階梯電阻，產(chǎn)生對應于輸入數(shù)字數(shù)據(jù)中的所有灰階級數(shù)目的基準電壓的結(jié)構(gòu)中存在 一個問題。
因此，為了通過階梯電阻產(chǎn)生小于數(shù)字數(shù)據(jù)中的所有灰階數(shù)目的基準電壓，以及 通過運算放大器在該基準電壓之間插值，產(chǎn)生缺少的灰階電壓，提出了一種譯碼器電路 (例如，參見日本未審查專利申請公開號2002-43944)。在圖10中示出了這種譯碼器電路 的配置實例。
圖10中的譯碼器電路733輸入10位的圖像數(shù)據(jù)Dk并從1024個電壓電平中選 擇對應于該輸入的圖像數(shù)據(jù)Dk的輸出電壓。譯碼器電路733輸入28+1個基準電壓VRtl至 VR256，該基準電壓VRtl至VR256是257個灰階，其由未示出的基準電壓產(chǎn)生電路產(chǎn)生。譯碼器 電路733通過運算放大器137在基準電壓之間插值可以產(chǎn)生2"1級，是輸出電壓的1024級。 在下面的說明中，基準電壓VRtl被假定為是最小電壓電平的基準電壓，這里電壓電平隨下標 增加而增加，以及基準電壓VR256被假定為是最高電壓電平的基準電壓。
在圖10中，D/A轉(zhuǎn)換器(DAC) 134輸入圖像數(shù)據(jù)Dk的較高8位(位9至位2)和 257級的基準電壓，并根據(jù)圖像數(shù)據(jù)Dk的較高8位，從該257級的基準電壓中選擇一個電壓 以輸出。與DAC134 —樣，DAC135也根據(jù)圖像數(shù)據(jù)Dk的較高8位，從257級的基準電壓中選 擇一個電壓輸出。注意，用于DAC 134和135的譯碼邏輯被配置為使得DAC 134和135選 擇兩個相鄰的基準電壓，例如VRtl和VR115
DAC 134和135的輸出電壓VDl和VD2被輸入到選擇電路136。選擇電路136從 被將被提供給之后被描述的運算放大器137的四個輸入端的VDl和VD2中，選擇輸入電壓。 選擇電路136包括六個開關SWl至SW6。開關SWl至SW6的接通/斷開由圖像數(shù)據(jù)Dk的 較低2位決定。注意，開關SWl和SW4互補地操作，意味著當一個開關導通時，另一個開關 斷開。通過這種操作，到輸入端Vim的輸入電壓被決定為VDl或VD2。同樣，通過開關SW2 和SW5的互補操作，到輸入端VIN2的輸入電壓被決定為VDl或VD2。此外，通過開關SW3和SW6的互補操作，到輸入端VIN3的輸入電壓被決定為VDl或VD2。
運算放大器137包括四個輸入差分對。運算放大器137包括用于將輸出端與倒相 輸入端連接并操作為電壓跟隨器的負反饋線。注意，在運算放大器137的四個倒相輸入端 當中，兩個端子被短接，以及公共信號輸入到這兩個端子。通過這種結(jié)構(gòu)，根據(jù)輸入到該輸 入端Vim至VIN3的電壓組合，運算放大器137輸出一輸出電壓VSk，這里輸出電壓VSk選 自兩個相鄰的基準電壓VR1和VRi+1以及由VRi和VRi+1之間的線性插值獲得的三個插值電 壓。來自運算放大器137的輸出電壓VSk可以由下列公式⑴表示。
VSk= (VINl+VI2+2XVIN3)/4 (1)
在圖11的圖表中示出了 257級的基準電壓VRtl至VR256和由這些基準電壓產(chǎn)生的 輸出電壓VSk之間的關系。例如，考慮到其中圖像數(shù)據(jù)Dk的灰階級是0的情況，意味著該圖 像數(shù)據(jù)Dk是“0000000000”。在此情況下，DAC 134選擇VR。，以及DAC 135選擇VR115此外， 選擇電路136選擇VDl至所有Vim至VIN3。那么，來自運算放大器137的輸出電壓VSk是 (VR0+VR0+2VR0) /4 = VRq。
此外，如果圖像數(shù)據(jù)Dk的灰階級是1，那么意味著圖像數(shù)據(jù)Dk是“0000000001”， DAC 134選擇VR。，以及DAC 135選擇VR115此外，選擇電路136選擇VDl用于Vim和VIN3， 和選擇VD2用于VIN2。那么，來自運算放大器137的輸出電壓VSk是(SVRc^VR1)ZL
用于使用運算放大器產(chǎn)生插值電壓的如圖10所示的譯碼器電路具有當輸入圖像 數(shù)據(jù)Dk的灰階級改變超出可由相同基準電壓的組合產(chǎn)生的范圍時，在過渡期直至從該譯碼 器電路輸出的灰階電壓集中于預定電壓電平中的電壓變化特性取決于灰階電壓的電壓電 平而很大程度上不同的特性。例如，就圖10的解碼器733而論，取決于與DAC 134和135 的輸出連接的輸入差分對的選擇，在過渡期直至從譯碼器電路733輸出的灰階電壓集中于 預定電壓電平中，電壓變化特性曲線波動。
由此，本發(fā)明人已經(jīng)認識到，在過渡期直至從譯碼器電路輸出的灰階電壓集中于 預定電壓電平中，兩個相鄰灰階級之間的電壓差與該預定電壓差的偏差是大的。此外，本發(fā) 明人還發(fā)現(xiàn)，由于該問題，從譯碼器電路輸出的灰階電壓集中于預定電平花費的時間是長 的。在下文中將參考圖12和13詳細描述該譯碼器電路的問題。
在圖10所示的譯碼器電路733中，與DAC 134和135的輸出連接的輸入差分對 的數(shù)目根據(jù)輸出電壓VSk的電壓電平而變化。更具體，當圖像數(shù)據(jù)具有灰階級k (例如灰階 級0)時，在運算放大器137中包括的四個輸入差分對與DAC 134的輸出連接，而沒有輸入 差分對與DAC 135的輸出連接。當圖像數(shù)據(jù)是灰階級k+Ι (例如灰階級1)時，三個輸入差 分對與DAC 134的輸出連接，以及一個輸入差分對與DAC 135的輸出連接。當圖像數(shù)據(jù)是 灰階級k+2(例如灰階級2)時，兩個輸入差分對與DAC 134的輸出連接，以及兩個輸入差分 對與DAC 135的輸出連接。當圖像數(shù)據(jù)是灰階級k+3(例如灰階級3)時，一個輸入差分對 與DAC 134的輸出連接，以及三個輸入差分對與DAC 135的輸出連接。當圖像數(shù)據(jù)是灰階 級k+4(例如灰階級4)時，沒有輸入差分對與DAC 134的輸出連接，以及四個輸入差分對與 DAC135的輸出連接。
如上所述，在譯碼器電路733中，與DAC 134和135的輸出連接的輸入差分對的數(shù) 目根據(jù)輸出電壓VSk的電壓電平而波動。亦即，通過由譯碼器電路733選擇的電壓電平(灰 階級)，用于DAC 134和135的負載電容改變。因此，通過與DAC 134和135連接的輸入差分對的組合的不同，當通過DAC 134或135選擇的基準電壓改變時，VDl和VD2的電壓變化 特性很大程度上是不同。因此，當通過DAC 134或135選擇的基準電壓取決于與來自DAC 134和135的輸出連接的輸入差分對的組合而改變時，來自運算放大器137的輸出電壓VSk 的特性改變。
圖12示出了用于運算放大器137的輸入信號VDl和VD2和來自運算放大器137的 輸出信號VSk的電壓電平的例子曲線。更具體，圖12示出了當通過改變由DAC 134或135 選擇的基準電壓VDl和VD2從電壓電平A附近轉(zhuǎn)變?yōu)殡妷弘娖紹時的電壓變化。
在圖12中，在灰階級n+1的情況下，VDl (n+1)是DAC 134的輸出電壓，以及在灰階 級n+1的情況下，VD2(n+1)是DAC 135的輸出電壓。由DAC 135選擇的基準電壓的電壓電平 高于由DAC 134選擇的基準電壓，以及在輸出電壓集中的狀態(tài)中，該關系被表示為VDl(n+1) <VD2(n+1)。此外，在灰階級n+1的情況下，假如三個輸入差分對與DAC 134的輸出連接，以 及一個輸入差分對與DAC 135的輸出連接。在此情況下，具有小負載電容的來自DAC 135 的輸出VD2(n+1)與DAC 134的輸出VDl(n+1)相比，更快地集中于預定電壓電平(在電壓B附 近)。因此，在過渡期直至VDl(n+1)和VDl(n+2)的電壓電平集中的過程中，VDl(n+1)和VD2(n+1) 的電壓電平被反轉(zhuǎn)為(VDl(n+1) >VD2(n+1))，以及它們之間的電壓差增加。
另一方面，在圖12中，VDlfc+2)是灰階級n+2的情況下DAC 134的輸出電壓，以及 在灰階級n+2的情況下，VD2(n+2)是DAC 135的輸出電壓。在灰階級n+2的情況下，假定兩 個輸入差分對與DAC 134的輸出連接，以及兩個輸入差分對與DAC 135的輸出連接。在此 情況下，與DAC134和135的輸出連接的負載電容是相等的。因此，VDl(n+2)和VD2(n+2)的集 中速度幾乎相等，以及幾乎是VDl(n+1)的集中速度和VD2(n+1)的集中速度之間的中間點。
如上所述，由于VDl和VD2的電壓變化特性的差異，VDl和VD2是到運算放大器 137的輸入信號，如圖12所示，在灰階級n+1的情況下的輸出VSk(n+1)的變化特性不同于灰 階級n+2的情況下的輸出VSk(n+2)的變化特性。圖13圖示了當通過圖12所示的VSk(n+1)和 VSk(n+2)驅(qū)動液晶顯示面板(面板負載)時兩個相鄰灰階級之間的電壓差。在圖13中，兩個 相鄰的灰階級之間的電壓差從電壓C變?yōu)殡妷篋。但是該電壓差集中于預定電壓差(電壓 D)花費的時間是長的，以及在過渡期中兩個相鄰灰階級之間電壓差與預定電壓差(電壓D) 的偏離是大的。這些現(xiàn)象在面板負載的遠端特別明顯。

發(fā)明內(nèi)容
在一個實施例中，提供一種譯碼器電路，該譯碼器電路被配置為根據(jù)輸入數(shù)字數(shù) 據(jù)輸出模擬電壓信號。該譯碼器電路包括運算放大器、第一選擇電路和補償單元。該運算 放大器包括多個輸入差分對，并通過對施加到該多個輸入差分對的輸入電壓進行插值而產(chǎn) 生輸出電壓。該第一選擇電路根據(jù)該數(shù)字數(shù)據(jù)，從基準電壓中選擇施加到該多個輸入差分 對的輸入電壓。在基準電壓當中的至少一個電壓電平被改變的情況下，取決于通過第一選 擇電路選擇的輸入電壓，該補償單元抑制施加到該多個輸入差分對的輸入電壓的瞬時變化 特性的波動。
注意，在之后描述的本發(fā)明的第一實施例中，一個實施例的譯碼器電路中包括的 運算放大器對應于運算放大器137，第一選擇電路對應于選擇電路136，以及補償單元對應 于選擇電路236和虛擬負載237。[0022]如上所述，當基準電壓當中的至少一個電壓電平改變時，該一個實施例的譯碼器 電路，取決于通過第一選擇電路選擇施加到該多個輸入差分對的輸入電壓，能夠抑制用于 該多個輸入差分對的輸入電壓的瞬時電壓變化的波動。注意，響應于該運算放大器的輸入 電壓波形，決定運算放大器的輸出波形。因此，通過上述結(jié)構(gòu)，當多個基準電壓當中的至少 一個電壓電平被改變時，可以取決于施加到該多個輸入差分對的輸入電壓的選擇，抑制來 自該運算放大器的輸出電壓的瞬時變化特性的波動，直到來自該運算放大器的輸出電壓集 中于預定電壓電平。
在另一實施例中，譯碼器電路通過有選擇地將多個模擬電源輸出的一個與運算放 大器中包括的每個輸入端連接，輸出插值的電壓信號。其他實施例的譯碼器電路包括阻抗 器件組和補償單元。該多個阻抗器件的每個阻抗值幾乎等于該多個模擬電源輸出的每一個 和多個輸入端之間的阻抗，或其任意組合的總阻抗值。此外，該補償單元，根據(jù)連接到該多 個輸入端子的模擬電源輸出的選擇，通過將多個阻抗器件與模擬電源輸出有選擇地連接， 保持該多個模擬電源的每個負載阻抗在預定范圍內(nèi)。
注意，在之后描述的本發(fā)明的第一實施例中，其他實施例的譯碼器電路中包括的 多個模擬電源輸出對應于D/A轉(zhuǎn)換器134和135。此外，運算放大器對應于運算放大器137， 阻抗器件組對應于虛擬負載237，以及補償單元對應于選擇電路236。
如上所述，根據(jù)本發(fā)明的其他實施例的譯碼器電路操作，以便通過包括該阻抗器 件組和補償單元，該多個模擬電源輸出的負載阻抗將是恒定的。因此，在多個模擬電源輸出 當中的至少一個電壓電平改變的情況下，可以取決于通過第一選擇電路選擇施加到多個輸 入差分對的輸入電壓，抑制用于該多個輸入差分對的輸入電壓的瞬時電壓變化的波動。注 意，響應于該運算放大器的輸入電壓波形，決定該運算放大器的輸出波形。因此，通過上述 結(jié)構(gòu)，當多個模擬電源輸出當中的至少一個電壓電平改變時，可以取決于施加到該多個輸 入差分對的輸入電壓的選擇，抑制來自運算放大器的輸出電壓的瞬時變化特性的波動，直 到來自該運算放大器的輸出電壓集中于預定電壓電平。
通過使用根據(jù)本發(fā)明的一個實施例或其他實施例的譯碼器電路作為用于顯示器 件的驅(qū)動電路，可以減小在過渡期至來自譯碼器電路的灰階電壓輸出集中于預定電壓電平 的過程中的相鄰灰階級之間的電壓差的偏差。而且，也可以減小相鄰灰階級之間的電壓差 集中到預定電壓差所花費的時間。


結(jié)合附圖，從某些優(yōu)選實施例的以下描述，將更明白本發(fā)明的上述及其他目的、優(yōu) 點和特點，其中
圖1是根據(jù)本發(fā)明實施例的液晶顯示設備的框圖；
圖2示出了液晶顯示面板的等效電路；
圖3是根據(jù)本發(fā)明實施例的信號線驅(qū)動電路的框圖；
圖4是根據(jù)本發(fā)明實施例的譯碼器電路的框圖；
圖5示出了根據(jù)本發(fā)明實施例的譯碼器電路的譯碼邏輯；
圖6示出了在根據(jù)本發(fā)明實施例的譯碼器電路中所包括的運算放大器的配置實 例；[0034]圖7示出了在根據(jù)本發(fā)明實施例的譯碼器電路中包括的虛擬負載的配置實例；
圖8示出了在根據(jù)本發(fā)明實施例的譯碼器電路中包括的運算放大器的輸入和輸 出電壓電平的圖；
圖9示出了從根據(jù)本發(fā)明實施例的譯碼器電路中包括的運算放大器輸出的相鄰 灰階電壓之間的電壓差的圖；
圖10是根據(jù)相關技術(shù)的譯碼器電路的框圖；
圖11示出了根據(jù)相關技術(shù)的譯碼器電路的譯碼邏輯；
圖12示出了在根據(jù)相關技術(shù)的譯碼器電路中包括的運算放大器的輸入和輸出電 壓電平的圖；以及
圖13示出了從根據(jù)相關技術(shù)的譯碼器電路中包括的運算放大器輸出的相鄰灰階 電壓之間的電壓差的圖。
具體實施方式
現(xiàn)在將參考說明性實施例，描述本發(fā)明。所屬領域的技術(shù)人員將認識到，使用本發(fā) 明的教導可以完成許多替換性實施例，以及本發(fā)明不局限于用于說明性目的而說明的實施 例。
在圖中，相同的部件由相同的參考數(shù)字表示，為了簡化說明，根據(jù)需要省略其詳細 描述。
第一實施例
在圖1中示出了根據(jù)本實施例的液晶顯示設備1的示意性結(jié)構(gòu)。在圖1中，液晶顯 示面板10是使用TFT (薄膜晶體管)用于開關器件的有源矩陣型液晶顯示面板。液晶顯示 面板10包括TFT、液晶電容C^和補充電容Cs，其位于以晶格布置的多個柵極線(掃描線) 和源極線(信號線)的交叉點中。圖2示出了液晶顯示面板10的等效電路。
如圖2所示，TFT 100的柵電極G與柵極線101連接，源電極S與源極線102連接， 以及漏電極D與液晶電容Q和補充電容Cs的像素電極連接。液晶電容Q是在像素電極 103和公共電極104之間保持的液晶中包括的電容。補充電容Cs是即使在柵極被斷開之后 也保持施加到液晶的電壓的電容。圖2圖示了在像素電極103和補充電容線105之間提供 補充電容Cs時的情況，但是Cs的一端可以與相鄰柵極線，而不與補充電容線105連接。液 晶顯示面板10由從柵極線驅(qū)動電路12、信號線驅(qū)動電路13和公共電極驅(qū)動電路14提供的 柵電壓VG、源電壓VS以及公共電壓VCOM驅(qū)動。
控制單元11輸出柵極線驅(qū)動時序信號TG到柵極線驅(qū)動電路12，用于表示驅(qū)動柵 極線101的時序。另一方面，對于信號線驅(qū)動電路13，控制單元11輸出1條線的圖像數(shù)據(jù) D1到Dq和源極線驅(qū)動時序信號TS。源極線驅(qū)動時序信號TS是表示根據(jù)圖像數(shù)據(jù)D1至Dq， 通過灰階電壓驅(qū)動多個源極線的時序的信號。此外，對于公共電極驅(qū)動電路1 4，控制單元 11輸出VCOM反轉(zhuǎn)時序信號，用于通知VCOM的極性反轉(zhuǎn)周期。VCOM反轉(zhuǎn)時序信號TC是通 知極性反轉(zhuǎn)周期的信號，該極性反轉(zhuǎn)周期對應于諸如幀反轉(zhuǎn)驅(qū)動、線反轉(zhuǎn)驅(qū)動和點反轉(zhuǎn)驅(qū) 動的液晶施加電壓的極性反轉(zhuǎn)驅(qū)動方法。
柵極線驅(qū)動電路12，根據(jù)由控制單元11指示的柵極線驅(qū)動時序信號TG，將柵壓VG 連續(xù)地提供給在液晶顯示面板10中包括的多個柵極線101。[0048]信號線驅(qū)動電路13接收來自控制單元11的圖像數(shù)據(jù)D1至Dq，并根據(jù)由控制單元 11指示的源極線驅(qū)動時序信號TS，將對應于圖像數(shù)據(jù)D1至Dq的源電壓VS1至VSq提供給 在液晶顯示面板10中包括的多個源極線102。注意，在本實施例中，一個像素的圖像數(shù)據(jù) Dk(k = 1至Q)是10位，并對應于該圖像數(shù)據(jù)Dk，從1024級的灰階電壓中選擇源電壓VSk。
公共電極驅(qū)動電路14將公共電壓VCOM提供給液晶顯示面板10的公共電極104。 在公共反轉(zhuǎn)驅(qū)動的情況下，VCOM的反轉(zhuǎn)時序由來自控制單元11的VCOM反轉(zhuǎn)時序信號TC表
7J/ ο
接下來，描述信號線驅(qū)動電路13的配置。在圖3中示出了信號線驅(qū)動電路13的 原理部分。在圖3中，基準電壓產(chǎn)生電路131產(chǎn)生257個灰階級的基準電壓￥禮至￥1 256。鎖 存電路132鎖存從控制單元輸入的圖像數(shù)據(jù)D1至Dq的一條線。
此外，信號線驅(qū)動電路13包括多個譯碼器電路133。在該實施例中，為液晶顯示面 板10中的每個源極線102布置一個譯碼器電路133。每個譯碼器電路133輸入由基準電壓 產(chǎn)生電路131產(chǎn)生的基準電壓VRtl至VR256和一個像素的圖像數(shù)據(jù)Dk (k = 1至Q)，該一個像 素的圖像數(shù)據(jù)Dk是10位，以及根據(jù)該圖像數(shù)據(jù)Dk，輸出從1024灰階電壓電平中選擇的灰 階電壓。亦即，譯碼器電路133必須產(chǎn)生Zlli^^個電壓電平的輸出信號。因此，與圖10 所示的譯碼器電路733 —樣，本實施例的譯碼器電路133通過插值小于圖像數(shù)據(jù)Dk中的灰 階級數(shù)的基準電壓VRtl至VR256，能夠產(chǎn)生缺少的電壓電平。
在圖4中示出了譯碼器電路133的結(jié)構(gòu)。注意，對于圖4所示的部件，DAC 134和 135、選擇電路136和運算放大器137與參考圖10所述的譯碼器電路733中包括的那些部 件相同，因此這里省略了詳細說明。
選擇電路236決定用于虛擬負載237的三個輸入端Dim至DIN3和DAC 134和 135之間的連接關系。選擇電路236包括六個開關SW7至SW12。這些開關SW7至SW12的 通/斷由圖像數(shù)據(jù)Dk的較低兩位決定。注意，開關SW7和SWlO互補地工作，意味著當一個 開關導通時，另一個開關被斷開。通過這種操作，用于虛擬負載237的輸入端Dim被決定 為與DAC 134或135連接。同樣，通過開關SW8和SWll的互補操作，決定輸入端DIN2與 DAC 134或135連接。此外，通過開關SW9和SW12的互補操作，決定輸入端DIN3與DAC 134 或135連接。
虛擬負載237包括四個電容器Cl至C4。在本實施例中，每個電容器Cl至C4的靜 電電容被決定與從DAC 134和135觀察的運算放大器137的負載電容相同。更具體地，用 于電容器Cl至C4的每一個的靜電電容形成運算放大器137的四個輸入差分對，以及該靜 電電容可以被決定為與輸入端Vim至VIN3連接的每個輸入晶體管的負載電容相同。
如上所述，在相關技術(shù)的譯碼器電路733中，當圖像數(shù)據(jù)Dk的灰階級變化超出可 由相同的兩個相鄰基準電壓的組合可產(chǎn)生的范圍時，運算放大器137的輸出電壓VSk的瞬 時電壓變化取決于與DAC 134和135的輸出連接的輸入差分對的組合而變化。本實施例的 譯碼器電路133中所包括的選擇電路236和虛擬負載操作為補償單元，用于抑制來自運算 放大器137的輸出的電壓變化特性中產(chǎn)生的差異。下面，描述在選擇電路236中包括的開 關SW7至SW12的操作，用于抑制來自運算放大器137的輸出電壓VSk的電壓變化特性中的 差異。
在選擇電路236中包括的開關SW7至SW12決定DAC 134和135與虛擬負載237中包括的電容器Cl至C4之間的連接關系，以便與DAC 134和135的每個輸出相連接的負 載電容將是恒定的，或在一定的范圍內(nèi)，而與通過選擇電路136選擇施加到運算放大器137 的輸入電壓的組合無關。在該實施例中，與DAC 134和135的每一個連接的運算放大器137 的輸入差分對的最大數(shù)目是四個，以及運算放大器137的輸入差分對中包括的四個輸入晶 體管分別被連接到輸入端Vim至VIN3。因此，不管選擇電路136怎樣選擇施加到運算放大 器137的輸入電壓的組合，開關SW7至SW12將保持其中DAC 134和135的每個輸出與相當 于該四個輸入晶體管的負載電容總和的靜電電容相連接的條件。
更具體，該開關可以被控制為，使得SWl至SW3的每一個和相應的SW7至SW9的每 一個互補操作，這意味著當一個開關導通時，另一個開關斷開。同樣，該開關可以被控制為 使得SW4至SW6的每一個和相應的SWlO至SW12的每一個互補地工作。在圖5中示出了用 于開關SWl至SW12的通/斷態(tài)的關系。例如，如果圖像數(shù)據(jù)Dk的灰階級是n，以及來自DAC 134的輸出電壓VDl被提供給運算放大器137的所有輸入端Vim至VIN3，那么該開關SWl 至SW3被導通，SW4至SW6被斷開，SW7至SW9被斷開，以及SWlO至SW12被導通。此外，當圖 像數(shù)據(jù)Dk的灰階級是n+1時，來自DAC 134的輸出電壓VDl被提供給輸入端Vim和VIN3， 以及來自DAC 135的輸出電壓VD2被提供給輸入端VIN2，開關SWl和SW3被導通，SW2被斷 開，SW4和SW6被斷開，SW5被導通，SW7和SW9被斷開，SW8被導通，SfflO和SW12被導通， 以及SWll被斷開。
當SWl至SW3被導通以及SW4至SW6被斷開時，SW7至SW12可以被斷開，以及該 虛擬負載不能與DAC 135的輸出連接。此外，當SWl至SW3被斷開以及SW4至SW6被導通 時，SW7至SW12可以被導通，以及該虛擬負載不與DAC 134的輸出連接。更具體，它們是灰 階級n、n+4和n+8的情況。這是因為未與運算放大器137的輸入端連接的DAC不影響運算 放大器137的輸出波形。
下面，描述運算放大器137和虛擬負載237的配置實例。在圖6中示出了運算放 大器137的配置實例，以及在圖7中示出了虛擬負載的結(jié)構(gòu)例子。圖6的例子是由簡單的 兩級運算放大器組成的運算放大器137。在圖6中，N溝道MOS晶體管m和N2形成輸入差 分對，以及共同地連接的晶體管W和N2的源極經(jīng)由操作為恒流源的N溝道MOS晶體管N9 連接到地線。同樣，N溝道MOS晶體管N3和N4、N5和N6以及N7和N8的每一對形成輸入 差分對。晶體管N3至N8的源極經(jīng)由操作為恒流源的N溝道MOS晶體管NlO至N12連接到 地線。偏壓VBl被施加到晶體管N9至W2的柵極。
P溝道MOS晶體管Pl和P2形成用于該四個輸入差分對的電流鏡負載。更具體，晶 體管Pl和P2的源極與電源VDD連接。晶體管m、N3、N5和N7的漏極與晶體管Pl的漏極 連接。晶體管N2、N4、N6和N8的漏極與晶體管P2的漏極連接。此外，晶體管P2被二極管 連接，其中晶體管P2的柵極和漏極被短接。
P溝道MOS晶體管P3形成該兩級運算放大器的輸出級。該P溝道MOS晶體管具 有與晶體管Pl的漏極連接的柵極和經(jīng)由N溝道MOS晶體管m3與地線連接的漏極，該N溝 道MOS晶體管N13作為恒流源工作。偏壓VB2被施加到作為恒流源的晶體管W3的柵極。 被設置到用于輸出端Vtm和晶體管P3之間的連接線路的電容器C5是用于兩級運算放大器 137的頻率補償?shù)难a償電容器。該輸出端V-與晶體管N2、N4、N6和N8的柵極連接。
接下來，描述圖7所示的虛擬負載237的配置實例。圖7示出了其中通過操作為恒流源的N溝道MOS晶體管N21至N24和N溝道MOS晶體管N25形成的電容器Cl至C4與 晶體管N21至N24的源極連接的配置。
在圖7中，晶體管N21至N24優(yōu)選具有與形成運算放大器137的輸入差分對的晶 體管m、N3、N5和N7相同的特性，除了晶體管N2 1至N24的制造工藝中的特性變化之外。 通過這種結(jié)構(gòu)，可以將與晶體管m、N3、N5和N7的負載電容相同的電容容易地設置到虛擬 負載237。此外，在通常的MOS晶體管的柵電容中有偏壓相關性。因此，優(yōu)選使用具有與圖 6中的電流源晶體管N9至W2相同特性的晶體管，用于作為恒流源的晶體管N25，以及偏壓 VBl被施加到晶體管N25的柵極，與晶體管N9至N12 —樣。通過這種結(jié)構(gòu)，以同樣的方法偏 置圖6中的晶體管m、N3、N5和N7以及圖7中的晶體管N21至24，因此可以抑制由于偏置 電流的差異引起的這些晶體管的柵電容變化。因此，可以更詳細地調(diào)整虛擬負載237的電 容量，以便接近用于運算放大器137的輸入晶體管的負載電容。
下面，參考圖8和9詳細描述來自該實施例的譯碼器電路133的輸出電壓的電壓 變化特性。圖8示出了輸入信號VDl和VD2和來自運算放大器137的輸出信號的電壓電平 的圖。更具體，圖8示出了當通過由DAC134或135選擇的基準電壓的改變，VDl和VD2從 電壓A附近轉(zhuǎn)變?yōu)殡妷築時的電壓變化。
通過比較圖8和圖12，該圖12圖示根據(jù)相關技術(shù)的譯碼器電路733的電壓電平的 變化，提供虛擬負載237到譯碼器電路133的有益效果變得明顯。更具體地說，在圖12中、 由于與DAC 134和135連接的負載電容之間的差異，在VDl(n+1)，VD2(n+1)，VDl(n+2)和VD2(n+2)的 電壓變化特性中有大的差異。此外，在圖12中，對于運算放大器137的輸出電壓VSk的電 壓變化特性，在灰階級n+1的情況下的輸出VSk(n+1)和灰階級n+2的情況下的輸出VSk(n+2)之 間有差異。另一方面，在該實施例中，虛擬負載237與DAC 134和135連接，以便與DAC 134 和135的輸出連接的負載電容的大小近乎恒定，而與譯碼器電路133的輸出電壓平(輸 出灰階電壓電平)無關。利用這種配置，如圖8所示，VDl(n+1)，VD2(n+1)，VDl(n+2)和VD2(n+2)之 間的電壓變化特性的差異被很好的抑制。因此，與相關技術(shù)相比，輸出電壓VSk(n+1)和VSk(n+2) 之間的電壓變化特性的差異也被很好的抑制。
圖9示出通過圖8所示的VSk(n+1)和VSk(n+2)驅(qū)動液晶顯示面板10 (面板負載)時的 兩個相鄰灰階級之間的電壓差。在圖9中，與圖13 —樣，兩個相鄰的灰階級之間的電壓差 從電壓C變?yōu)殡妷篋。從圖9和13之間的比較可以看到，通過本實施例的譯碼器電路133， 可以縮短兩個相鄰灰階級之間的電壓差集中(converge)于預定電壓差(電壓D)所花費的 時間，以及也可以減小在過渡期中兩個相鄰灰階級之間的電壓差與預定電壓差(電壓D)的 偏離。
注意，在上述的譯碼器電路133中，選擇電路236的內(nèi)電阻優(yōu)選地與選擇電路136 的內(nèi)電阻相同。更具體地說，如參考圖6和7描述，可以使虛擬負載237中包括的電容器Cl 至C4的電容量與用于運算放大器137的輸入晶體管的負載電容量相同。此外，在選擇電路 236中包括的開關SW7至SW12可以具有相同的特性，更具體地說，具有與在選擇電路136中 包括的開關SWl至SW6相同的內(nèi)電阻值，以及選擇電路236中的開關數(shù)目可以與選擇電路 136中的開關數(shù)目相同。例如，當開關SWl至SW12使用模擬開關(傳輸門)時，在SWl至 SW6和SW7至SW12當中，可以使諸如晶體管的柵極寬度和溝道長度的參數(shù)均勻。通過這種 結(jié)構(gòu)，與通過選擇電路136選擇輸入到運算放大器137的電壓組合無關，具有恒定阻抗或在預定范圍的負載與每個DAC 134和135連接。因此，可以進一步抑制輸入到運算放大器137 的VDl和VD2的電壓變化特性的差異。
此外，上述譯碼器電路133的結(jié)構(gòu)是一個例子。亦即，圖像數(shù)據(jù)Dk的位數(shù)、由基準 電壓產(chǎn)生電路產(chǎn)生的基準電壓數(shù)以及由運算放大器137從該基準電壓產(chǎn)生的插值電壓數(shù) 目僅僅是一個例子。例如，運算放大器137被描述具有通過在兩個基準電壓之間除以四，產(chǎn) 生三個插值電壓的結(jié)構(gòu)。但是可以進行各種變化，例如，兩個基準電壓之間除以八的結(jié)構(gòu)和 輸入三個或更多基準電壓來執(zhí)行操作的結(jié)構(gòu)。
此外，使用兩個DAC 134和135以及選擇電路136和236的譯碼器電路133的結(jié) 構(gòu)是一個例子。亦即，本發(fā)明可以被廣泛地引入具有運算放大器的譯碼器電路，該譯碼器電 路通過輸入基準電壓并執(zhí)行操作能夠產(chǎn)生用于插值兩個或更多基準電壓的電壓，以及本發(fā) 明不局限于上述的具體結(jié)構(gòu)。
其他實施例
為了消除由用于形成運算放大器137的差分對兩個晶體管的特性變化引起的輸 出偏移，一種周期性地切換用于形成差分對的兩個晶體管的信號提供源的技術(shù)是公知的。 在該第一實施例中，在選擇電路236中包括的開關SW7至SW12，虛擬負載237中包括的電 容器Cl至C4以及晶體管N21至N24可以具有在制造工藝中產(chǎn)生的特性變化。由此，利用 用于引入的差分對的偏移消除的上述技術(shù)，可以采用其中形成選擇電路236的開關SW7至 SW12和形成虛擬負載237的電容器Cl至C4以及晶體管N21至N24的組合被周期性地切換 的結(jié)構(gòu)。具體地，可以提供用于周期性地改變這些組合的開關和冗余線路。通過這種結(jié)構(gòu)， 形成選擇電路236和虛擬負載237的器件的特性變化可以被平均，由此允許進行更特定的 阻抗調(diào)整。
很顯然本發(fā)明不局限于上述實施例，而是在不脫離本發(fā)明的范圍和精神的條件 下，可以進行修改和改變。
權(quán)利要求
一種譯碼器電路，被配置為根據(jù)輸入的數(shù)字數(shù)據(jù)輸出模擬電壓信號，包括D/A轉(zhuǎn)換器，每個D/A轉(zhuǎn)換器被配置為，根據(jù)該數(shù)字數(shù)據(jù)決定輸出電壓電平，并輸出作為基準電壓之一；運算放大器，具有多個輸入差分對，該運算放大器被配置為通過將施加到該多個輸入差分對的輸入電壓插值，產(chǎn)生輸出電壓；第一選擇電路，被配置為根據(jù)該數(shù)字數(shù)據(jù)，從基準電壓中選擇施加到該多個輸入差分對的輸入電壓；以及補償單元，被配置為，在基準電壓當中的至少一個電壓電平被改變的情況下，取決于通過第一選擇電路的輸入電壓選擇，抑制施加到該多個輸入差分對的輸入電壓的瞬時變化特性的波動，其中該補償單元包括由多個電容構(gòu)成的虛擬負載；以及第二選擇電路，被配置為切換與D/A轉(zhuǎn)換器的每個輸出連接的所述虛擬負載的每個靜電電容，以便與D/A轉(zhuǎn)換器的每個輸出連接的負載電容是恒定的，或在預定范圍內(nèi)，而與通過第一選擇電路施加到該到多個輸入差分對的輸入電壓的選擇無關。
2.根據(jù)權(quán)利要求
1的譯碼器電路，其中所述第二選擇電路被配置為根據(jù)該數(shù)字數(shù)據(jù)選擇與D/A轉(zhuǎn)換器的每個輸出連接 的多個電容器的組合。
3.根據(jù)權(quán)利要求
1的譯碼器電路，其中該第二選擇電路的內(nèi)電阻被配置為，使得連接 到D/A轉(zhuǎn)換器的每個輸出的每個負載的電阻值是恒定的或在預定范圍內(nèi)，而與通過第一選 擇電路選擇的施加到多個輸入差分對的輸入電壓無關。
4.根據(jù)權(quán)利要求
1的譯碼器電路，其中通過模擬開關形成第一和第二選擇電路，以及 形成第一選擇電路的模擬開關和形成第二選擇電路的模擬開關的數(shù)目和尺寸相同。
5.根據(jù)權(quán)利要求
1的譯碼器電路，其中通過多個晶體管形成該多個電容器，該多個晶 體管具有與形成多個輸入差分對的輸入晶體管相同的特性，以及以相同的方法偏置該多個 晶體管和該輸入晶體管。
6.一種用于顯示器件的驅(qū)動電路，包括多個權(quán)利要求
1所述的譯碼器電路，以驅(qū)動顯 示面板。
7.一種顯示裝置，包括驅(qū)動電路，包括多個權(quán)利要求
1所述的譯碼器電路；以及由來自該多個譯碼器電路的輸出驅(qū)動的有源矩陣型顯示面板。
專利摘要
一種譯碼器電路，被配置為根據(jù)輸入數(shù)字數(shù)據(jù)輸出模擬電壓信號，包括運算放大器、第一選擇電路和補償單元。該運算放大器包括多個輸入差分對，并通過將施加到多個輸入差分對的輸入電壓插值，產(chǎn)生輸出電壓。該第一選擇電路根據(jù)該數(shù)字數(shù)據(jù)，從基準電壓中選擇施加到該多個輸入差分對的輸入電壓。在基準電壓當中的至少一個電壓電平改變的情況下，取決于通過第一選擇電路的輸入電壓的選擇，該補償單元抑制施加到該多個輸入差分對的輸入電壓的瞬時變化特性的波動。
文檔編號G09G3/20GKCN101145784 B發(fā)布類型授權(quán) 專利申請?zhí)朇N 200710149669
公開日2010年12月8日 申請日期2007年9月10日
發(fā)明者島谷淳 申請人:恩益禧電子股份有限公司導出引文BiBTeX, EndNote, RefMan專利引用 (2), 非專利引用 (1),