專利名稱：低功耗小面積高階∑-△過抽樣a/d轉(zhuǎn)換集成電路網(wǎng)絡的制作方法
技術領域：
本發(fā)明一般涉及一種高階西格馬德爾他(∑-Δ)模/數(shù)(A/D)轉(zhuǎn)換器，更具體地說是涉及一種高階∑-Δ過抽樣A/D轉(zhuǎn)換集成電路網(wǎng)絡，該網(wǎng)絡在功耗和芯片面積要求上都非常節(jié)省。
本申請的主題與共同未決的David B.Ribner的美國專利申請有關，后者的標題是“三階∑-Δ過抽樣低靈敏度元件A/D轉(zhuǎn)換網(wǎng)絡”，(GE Docker RD-19,244)，與本發(fā)明同時提交并轉(zhuǎn)讓給同一受讓人。因此在此結(jié)合作為參考文件。
通過使用高階過抽樣內(nèi)插(或∑-Δ)調(diào)制再加上數(shù)字低通濾波和分樣，可用低分辨率元件獲得高分辨率的A/D信號轉(zhuǎn)換。過抽樣是指調(diào)制器以高于信號奈奎斯特(Nyquist)頻率許多倍的頻率工作，分樣是指將時鐘頻率減小為該Nyquist頻率。
在上述類型的A/D轉(zhuǎn)換器中，分辨率主要受到以下兩個因素的制約(1)調(diào)制器時鐘頻率對奈奎斯特頻率之比率，以下稱為過抽樣率，2)調(diào)制器的“階”。本文中的階類似于頻率選擇濾波器的階并且指的是由調(diào)制器提供的頻譜成形的相應次數(shù)。“高階”A/D轉(zhuǎn)換網(wǎng)絡，正如此處所使用的術語，是用來指三階或更高階的網(wǎng)絡。
象濾波器一樣，以增加硬件復雜性為代階，更高選擇性可由更高階獲得。由于認識到前述制的過抽樣A/D轉(zhuǎn)換網(wǎng)絡分辨率的兩個因素，高分辨率過抽樣A/D轉(zhuǎn)換器的最新裝置已采用高的過抽樣率和高的調(diào)制器階數(shù)。但是，實際條件可能會限制過抽樣率和調(diào)制器階數(shù)的選擇范圍。例如，對于給定調(diào)制器時鐘頻率，過抽樣率經(jīng)分樣后與奈奎斯特頻率成反比，因此 如果不損失轉(zhuǎn)換頻率就不可能使其任意高。調(diào)制器的階數(shù)受到多種條件限制。可以證明使用單個量化器來實現(xiàn)二階以上的階數(shù)僅為條件穩(wěn)定，因此是不適用的。
另外一種方法可用于有效地提供高階噪聲頻譜成形。該方法用級聯(lián)的低階調(diào)制器確保穩(wěn)定工作。遺憾的是，這種結(jié)構(gòu)中調(diào)制器的匹配極困難，而且失配程度影響整個轉(zhuǎn)換器的精確性。要求嚴格的元件匹配和高運算放大器(或“op amp”)增益意味著這種電路僅能夠進行低產(chǎn)量制造，并可能需要微調(diào)，因此生產(chǎn)是非常昂貴的。
由于與三階或更高的階數(shù)有關的穩(wěn)定性問題，本領域的早期工作偏向于實現(xiàn)一階和二階調(diào)制器，T.Hayashi等人在題為“一種無雙積分環(huán)的多級∑-Δ調(diào)制器”(Pro、IEEE 1986 Int.Solid-stateCircuits Conf.PP.182-183 1986年2月)中描述了一種方法，該方法用兩個級聯(lián)在一起的一階級獲得二階性能。第一級的量化誤差提供給第二級，經(jīng)過數(shù)字微分，第二級輸出信號包含與形成頻率量化噪聲同樣的信號。最后，從第一級輸出信號中減去第二級輸出信號產(chǎn)生一個僅包含具有二階噪聲頻譜成形之第二級的量化噪聲的信號。但是，這種方法要求兩個一階調(diào)制器的特性嚴格匹配并具有高的運算放大器增益。
運用三個一階調(diào)制器級聯(lián)起來形成對上述方法擴展的三階A/D轉(zhuǎn)換網(wǎng)絡由Y.Matsuya等人在題目為“利用三次積分噪聲頻譜成形的一種16位過抽樣A-D轉(zhuǎn)換技術”(IEEE)Solid-Statc Circuits.Vol.SC-22 No.6 pp.921-929，1987年12月)中進行了描述。然而，這種方法要求更嚴格的元件匹配而且也要求高的運算放大器增益以得到理論上可獲得的分辨率。
L.Longo和M.A.Copeland.在題為“利用兩級三階噪聲頻譜成形的一種13位綜合業(yè)務數(shù)字網(wǎng)絡頻帶A/D轉(zhuǎn)換器”(Proc.1988 CustomIntegrated Circait Cool.PP22.2 1-4 1988年6月)中揭示了一種略為不同的方法，其中一個二階調(diào)制器與一個一階調(diào)制器級聯(lián)以實現(xiàn)三階噪聲頻譜成形。與其它實現(xiàn)方法稍微不同，該方法具有降低元件匹配要求的優(yōu)點。
前面提到的David B.River的美國專利申請，標題為“三階∑-Δ過抽樣低靈敏度元件A/D轉(zhuǎn)換網(wǎng)絡”。(GE docket RD-19.244)，描述了一種改進的三階∑-Δ模/數(shù)轉(zhuǎn)換網(wǎng)絡，在降低元件失配和其他非理想情況的靈敏度的情況下獲得三階噪聲頻譜成形。在那里描述的是一種對三階∑-Δ模/數(shù)轉(zhuǎn)換網(wǎng)絡的改進結(jié)構(gòu)，它可以作為抽樣數(shù)據(jù)轉(zhuǎn)換電容電路實現(xiàn)。為增加精確度和節(jié)省操作，希望這種電路內(nèi)部噪聲最小并降低功率要求。
如果一個高階過抽樣模/數(shù)轉(zhuǎn)換器(或ADC)要獲得超過12位的精確度，它的內(nèi)部噪聲源必須設計得適當?shù)?。這樣的設計需要使用大值電容器以使kT/C噪聲最小(其中T是電路絕對溫度(°K)，C是抽樣電容值(法拉)，k是玻爾茲曼常數(shù))。并且通常要求具有切換穩(wěn)定性以減少低頻運算放大器的閃爍(或1/f)噪聲。在R.Gregorian的“用于信號處理的模擬MOS集成電路”(PP.500-504，WRley，New York，1986年)中對1/f噪聲進行了討論，在此處結(jié)合作為參考。使用這些方案的主要缺點是需要在集成電路(IC)芯片上增加由較大電容器所占用的面積，因為驅(qū)動這些電容器以及切換電路需要相應的較大的運算放大器。所帶來的另外一個問題是伴隨大電容操作而大大增加的功耗。
以前的ADC裝置是在高階調(diào)制器各級運用同樣的電路，在高功率級操作并占用集成電路芯片大部分面積。例如，參見S.R.Novsworthy和I.G.Post所著“用于綜合業(yè)務數(shù)字網(wǎng)絡的一種13位∑-Δ模/數(shù)轉(zhuǎn)換器”(Proc.IEEE Custom Integrated CincuitsConf.，第21.3.1-4頁、1988年5月)。以及前面提到的Y.Matsuya等人和L.Longo等人的論文。
由此本發(fā)明的一個目的是減少任何類型單片集成電路高階過抽樣A/D轉(zhuǎn)換器所需要的功耗和芯片面積。
本發(fā)明的另一個目的是提供一種改進的高階∑-Δ模/數(shù)轉(zhuǎn)換器，它可工作于最低功率級并占居最小集成電路芯片面積。
本發(fā)明還有一個目的是對三階∑-Δ模/數(shù)轉(zhuǎn)換器提出一種改進結(jié)構(gòu)，它可以在集成電路芯片上作為抽樣數(shù)據(jù)轉(zhuǎn)換電容電路來實現(xiàn)，其占用一小部分芯片面積并具有最小功耗。
本發(fā)明形成一種高階過抽樣內(nèi)插(∑-Δ) A/D轉(zhuǎn)換網(wǎng)絡，它比過去要求更低的功率和更小的集成電路芯片面積。本發(fā)明的A/D轉(zhuǎn)換網(wǎng)絡包括以級聯(lián)方式耦合并形成于單個集成電路芯片上的多級積分器。在一個實施方案中，每級積分器包括一個差分放大器，一個輸入電容器和一個反饋電容器。經(jīng)改進的調(diào)制器網(wǎng)絡之功耗和集成電路芯片面積通過在除第一級積分器以外的所有級中縮減電容器以及差分放大器(即，運算放大器)的面積而得到減少。對模擬信號進行調(diào)制時，第一級積分器的高增益使得跟隨其后的積分器級的噪聲影響可以忽略，因此可容許后面積分器的較高噪聲。
分析和模擬表明在階數(shù)大于1的過抽樣調(diào)制器中，第一積分器的噪聲是主要的，當涉及輸入時，后面積分器的噪聲是可忽略的。這是因為第一積分器在信號帶寬上具有相對高的增益，導致與輸入相關的噪聲在后面積分器中形成衰減。利用這種現(xiàn)象，本發(fā)明通過使用大電容器減小kT/C噪聲將第一積分器的噪聲抑制到一個低電平。因此第一級積分器需要一個具有相對大面積的、高功率運算放大器對大電容器充放電，在后面的積分器中，不存在嚴格的噪聲限制因此每級都可以使用小電容器以及小面積、低功率運算放大器。另外，當在第一級積分器中考慮了切換穩(wěn)定性時，則在后面積分器中不需進行切換。該方法可用于實質(zhì)使用了任何超過一級的二階或高階調(diào)制器的A/D轉(zhuǎn)換器，且其益處隨階數(shù)增加而增多。
經(jīng)過以下參照圖形對本發(fā)明最佳實施例的詳細描述，上述的和其它的目的、方面和優(yōu)越性會得到更好的理解，其中

圖1是圖示已知∑-Δ模/數(shù)轉(zhuǎn)換器的方塊圖；圖2(a)、2(b)、2(d)和2(e))表示與圖1的A/D轉(zhuǎn)換器操作有關的標準功率譜，圖2(c)表示對應圖1中分樣濾波器的標準濾波器特性；圖3是表明應用本發(fā)明的高階(即，三階)∑-Δ模/數(shù)轉(zhuǎn)換網(wǎng)絡的電路方框圖；圖4是使用本發(fā)明的高階(即，三階)∑-Δ模/數(shù)轉(zhuǎn)換網(wǎng)絡的一種模型的功能框圖；圖5是使用本發(fā)明的高階(即，三階)∑-Δ模/數(shù)轉(zhuǎn)換網(wǎng)絡特別實施例的功能框圖；圖6是實現(xiàn)圖5中三階∑-Δ模/數(shù)轉(zhuǎn)換網(wǎng)絡的抽樣數(shù)據(jù)轉(zhuǎn)換電容器的電路方框圖；圖7是實現(xiàn)圖5中三階∑-Δ模/數(shù)轉(zhuǎn)換網(wǎng)絡的抽樣數(shù)據(jù)差分轉(zhuǎn)換電容器的電路方框圖；圖8表明圖7中電路使用的時鐘信號的波形；圖9是集成電路芯片的平面圖，在其上形成圖7的三階∑-ΔA/D轉(zhuǎn)換網(wǎng)絡，它圖示了該網(wǎng)絡積分器級的相對尺寸；以及圖10是圖7所示芯片的調(diào)制器部分的平面圖，圖示了圖6和圖7中A/D轉(zhuǎn)換網(wǎng)絡積分器上所使用運算放大器和有關電容器的相對尺寸。
圖1表明∑-ΔA/D轉(zhuǎn)換器的一個已知的實施例，其中抽樣內(nèi)插(∑-Δ)調(diào)制器10與低通分樣濾波器12耦合，接著與抽樣頻率壓縮器14耦合。調(diào)制器10的作用是使低分辨率A/D轉(zhuǎn)換器的量化噪聲頻譜成形，以使它主要集中在高頻段。調(diào)制器10的輸入信號X(n)是頻率為Fs的理想正弦信號，由調(diào)制器10以抽樣頻率FM對其進行抽樣。接著低通濾波和分樣可用來去除量化噪聲體，由此產(chǎn)生轉(zhuǎn)換頻率降低為FM/N的高分辨率數(shù)字輸出信號，其中N是過抽樣率或輸出時鐘頻率(F′)與輸入時鐘(或抽樣)頻率FM的比率。
在圖1中，表現(xiàn)了下列函數(shù)輸入信號X(n)，調(diào)制器輸出信號U(n)，器，濾波器輸出信號W(n)，和A/D轉(zhuǎn)換器輸出信號Y(n)，以主濾波器脈沖響應特性h(n)。相應的頻譜|X(f)|、|U(f)|、|W(f)|、Y(f)|和濾波器特征函數(shù)|H(f)|分別表示在圖2(a)、2(b)、2(d)、2(e)和2(c)中，并表示了圖1中電路分別在(a)、(b)、(d)、(e)和(c)位置時的狀態(tài)。這些頻譜說明了由調(diào)制器10提供的噪聲頻譜成形和在由帶縮器14進行取樣頻率轉(zhuǎn)換前由取樣濾波器12提供的高頻噪聲抑制。
一種適用于本發(fā)明的三階∑-Δ調(diào)制器的簡化框圖如圖3所示，它包括一個耦合于一階調(diào)制器30的二階調(diào)制器20。二階調(diào)制器20含有一對級聯(lián)的積分器22和24，一個耦合于積分器24輸出的A/D轉(zhuǎn)換器26，一個通過一個求和單元32耦合在A/D轉(zhuǎn)換器26的輸出和積分器22的輸入間的第一反饋回路中的模/數(shù)(D/A)轉(zhuǎn)換器28，該轉(zhuǎn)換器28同時也通過一個具有增益為2的放大器23和串聯(lián)的求和單元34耦合在A/D轉(zhuǎn)換器26的輸出和積分器24的輸入間的第二反饋回路中。
二階調(diào)制器20響應模擬輸入信號X(1)，并在低頻ω＜＜π/T時，其中T為取樣周期，T＝1/FM，產(chǎn)生一個數(shù)字輸出信號，約為X+d2Q1/dt2含有一個對理想模擬輸入信號進行數(shù)字表示的X分量和一個形成的量化噪聲信號d2Q1/dt2。來自二階調(diào)制器20的噪聲分量Q1由雙積分器回路有效地進行雙微分并將其推至高頻。加到A/D轉(zhuǎn)換器26的信號是模擬信號。
X+d2Q1/dt2-Q1等于數(shù)字輸出信號X+d2Q1/dt2減去疊加的量化噪聲Q1，并將其加到一階調(diào)制器30上。
一階調(diào)制器30包含一個耦合到A/D轉(zhuǎn)換器38上的單積分器36。一個D/A轉(zhuǎn)換器40耦合在A/D轉(zhuǎn)換器38輸出和積分器36的輸入(通過一個求和單元42)間的反饋回路中，一階調(diào)制器30在低頻ω＜＜π/T時產(chǎn)生一個數(shù)字輸出信號，約為X+d2Q1/dt2-Q1+dQ2/dt它等于與它的輸入信號完全一樣的信號加上附加的量化噪聲信號dQ2/dt。
一個數(shù)字減法器44耦合在二階調(diào)制器20和一階調(diào)制器30的輸出端以確定來自調(diào)制器20和30的數(shù)字輸出信號間的差異。將一個數(shù)字雙微分器46耦合到數(shù)字減法器44的輸出端對來自數(shù)字減法器44的數(shù)字差異信號進行兩次微分。一個數(shù)字加法器48耦合在二階調(diào)制器20和數(shù)字雙微分器46的輸出端。將來自調(diào)制器20的數(shù)字輸出信號加到由數(shù)字雙微分器46產(chǎn)生的合成數(shù)字輸出信號上。將由加法器48產(chǎn)生的數(shù)字輸出信號加到數(shù)字分樣濾波器50上。
現(xiàn)忽略調(diào)制器30的輸出量化噪聲dQ2/dt，來自調(diào)制器20和30的數(shù)字輸出信號之間的差異正好等于負的二階調(diào)制器20的量化噪聲(-Q1)。來自數(shù)字雙微分器46的雙微分信號(-d2Q1/dt2)通過數(shù)字加法器48加到二階調(diào)制器20的數(shù)字輸出信號。從而實現(xiàn)將調(diào)制器20的量化噪聲Q1消除。
現(xiàn)在考慮到在前面忽略的量化噪聲信號dQ2/dt，噪聲信號Q由一階調(diào)制器30進行一次微分，產(chǎn)生信號dQ2/dt。由數(shù)字微分器46對其再進行另外兩次微分，因此在加法器48的輸出信號Y(t)中，僅有的噪聲是三次微分噪聲信號d3Q2/dt3。這等于量化噪聲的三階成形，它大大地衰減了其基頻分量而強調(diào)其高頻能量。由數(shù)字分樣濾波器50將該三次微分噪聲信號d3Q2/dt3從最后的數(shù)字輸出信號中有效地消除。
根據(jù)圖4的離散時間域功能框圖，預期的高階∑-ΔA/D轉(zhuǎn)換網(wǎng)絡是以一個抽樣數(shù)據(jù)轉(zhuǎn)換電容器三階電路實現(xiàn)。使用過抽樣調(diào)制器的一個設計目的是將模擬信號電平標定在參考電壓的那一級上。因此，在圖4中表示的一種離散時間域模型表明對于本發(fā)明實施的轉(zhuǎn)換網(wǎng)絡該方案是可行的。
圖4中，積分器22、24和36被表示成前面有一加法器單元62的一周期延遲寄存器60。數(shù)字雙微分器46表示為一對級聯(lián)微分器78，每一個都含一個后面跟著一個數(shù)字減法器82的延遲寄存器80。
具有增益系數(shù)為k1a的放大器84位于二階調(diào)制器20中，在積分器22的輸出端跟在加法單元32的后面，具有增益系數(shù)為k1b的放大器86將積分器22的輸出通過加法器單元14耦合到積分器24的輸入端。另一個具有增益系數(shù)為2k1ak1b的放大器88位于D/A轉(zhuǎn)換器28的輸出和加法單元34的負輸入之間的二階調(diào)制器20的反饋回路中，而調(diào)制器20的第二反饋回路由將轉(zhuǎn)換器28的輸出耦合到加法單元32的負輸入提供。增益為j1的放大器92將積分器24的輸出耦合到一階調(diào)制器30中的求和單元42，同時增益為k2的放大器90位于加法單元42后、積分器36的輸入端。
具有乘法系數(shù)為g1的數(shù)字乘法器74將一階調(diào)制器30的A/D轉(zhuǎn)換器38的輸出耦合到數(shù)字減法器44，同時，D/A轉(zhuǎn)換器40將A/D轉(zhuǎn)換器38的輸出耦合到求和單元42。二階調(diào)制器20的A/D轉(zhuǎn)換器26的輸出通過延遲寄存器76連接到數(shù)字減法器44的負輸入和數(shù)字加法器48。短劃線9將數(shù)字線路21和模擬線路19分開。
圖4中，系數(shù)k1a′、k1b′、k2′和j1′為模擬比例系數(shù)，而g1是數(shù)字乘法系數(shù)。這些系數(shù)必須遵循下列關系j1g1=1/(k1ak1b)(1)這些關系只在使用僅有1位A/D轉(zhuǎn)換器和1位D/A轉(zhuǎn)換器的情況下有意義。通常選擇小于1的k系數(shù)以降低調(diào)制器的內(nèi)部電壓電平從而避免限幅。對圖4中網(wǎng)絡進行分析得到在離散時間域內(nèi)輸入信號與輸出信號間的關系vo(n)＝v1(n-3)+g1[e2(n)-3e2(n-1)+3e2(n-2)-e2(n-3)] (2)和在相應的頻率域中的關系vo(z)＝z-3v1(z)+g1(1-z-1)3E1(z) (3)其中，n代表離散時間瞬間nT(T為取樣周期)，Z為離散時間頻率變量以及E2為第二級的量化誤差。應當注意在電壓電平和輸出噪聲強度間存在協(xié)調(diào)關系，特別是，如果使用比例關系，而k1ak1b＜1，則g2＞1，根據(jù)方程(2)和(3)輸出誤差按比例增大。
雖然表示在圖4中的裝置含有使用一位A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器的意思，應注意的是通過使用多位A/D和D/A轉(zhuǎn)換器能獲得其性能的改善。對于量化級L大于1位，即L＞1的情況，則圖4中k1a＝k1b＝k2＝1以及j1g1＝1。
圖5表示一個有L＝1，k1a＝k1b=k2=1/2，j1＝1和g1＝4的三階∑-Δ過抽樣A/D轉(zhuǎn)換網(wǎng)絡的具體裝置。因此，二階調(diào)制器20中的放大器84和86以及一階調(diào)制器30中的放大器90增益系數(shù)均為1/2，數(shù)字乘法器74的乘法系數(shù)為4。(使用在圖4電路中的增益系數(shù)為j1＝1的放大器92和增益系數(shù)為2k1ak1b＝k/2的放大器88在圖5的電路中未示出。)這種裝置只需要1位A/D和D/A轉(zhuǎn)換器。
圖6表示了圖5網(wǎng)絡中的轉(zhuǎn)換電容裝置，它使用單端信號流和無寄生電容積分器。對這種積分器有過描述，例如在前面列舉過的RGregorian所著“用于信號處理的模擬MOS集成電路”的277-280頁，在此結(jié)合作為參考文獻。在二階調(diào)制器20中，積分器22體現(xiàn)為具有反饋電容器102和轉(zhuǎn)換輸入電容104的高增益差分放大器(運算放大器)。開關S1用于在模擬輸入信號和調(diào)制器20的反饋環(huán)之間對電容器104進行轉(zhuǎn)換。開關S2用于將電容器104的輸出電壓在差分放大器100的兩個輸入端間進行轉(zhuǎn)換。類似地，積分器24體現(xiàn)為具有反饋電容112和一對轉(zhuǎn)換輸入電容器114和103的高增益差分放大器(運算放大器)110。開關S3用于在來自差分放大器100的模擬輸出信號以及地之間轉(zhuǎn)換電容器114，而開關S9是用于在調(diào)制器20的反饋回路和地之間轉(zhuǎn)換電容器103。開關S4用于在差分放大器110的兩個輸入之間對電容器114和103輸出電壓進行轉(zhuǎn)換。以抽樣率φ1工作的比較器116將差分放大器110的模擬輸出信號轉(zhuǎn)換為二進制輸出信號。該二進制輸出信號由鎖存器118存放并通過延時寄存器76加至數(shù)字減法器44的反相輸入端和數(shù)字加法器48。鎖存器118的輸出信號還控制開關S5，根據(jù)比較器116的鎖存輸出信號的正負極性，將反饋回路在正參考電壓+Vref和負參考電壓-Vref間進行轉(zhuǎn)換。
在一階調(diào)制器30中，積分器36作為具有一個反饋電容器122和一個轉(zhuǎn)換輸入電容器124的高增益差分放大器(運放)120具體體現(xiàn)，開關S6用來在來自差分放大器110的模擬輸出信號和調(diào)制器30的反饋回路間轉(zhuǎn)換電容器124。開關S7用來在差分放大器120的兩輸入端間轉(zhuǎn)換電容器124的輸出電壓。在抽樣頻率φ1下操作的比較器126將來自差分放大器120的模擬輸出信號轉(zhuǎn)換為二進制輸出信號。該二進制輸出信號鎖存在鎖存器128中。由乘法器74乘4，加到數(shù)字減法器44上。鎖存器128的輸出信號還控制一個開關S2，根據(jù)來自比較器126的被鎖存的輸出信號極性是正還是負，在正參考電壓+Vref和負參考電壓-Vref之間轉(zhuǎn)換反饋回路。由數(shù)字減法器44產(chǎn)生的數(shù)字差分信號由數(shù)字雙微分器46對其進行二次微分，并將合成微分信號加到數(shù)字加法器48上。正如在該領域所熟知，以金屬氧化物半導體裝置來實現(xiàn)的開關均以共同相位φ1表示。
開關St-S4，S6，S7和S9均為由時鐘相位信號φ1、φ2控制的模擬開關，該相位信號由一振蕩器或時鐘電路(未示出)產(chǎn)生。該時鐘信號不重疊并異相180°。
當開關St-S4，S6，S7和S9處于圖6所示的位置時，電容器104充電到模擬輸入信號的幅度，同時電容器114充電到放大器100的輸出電壓，電容器124充電到運放110的輸出電壓。同時電容器103完全放電。
由圖所示連接到正參考電壓的開關S5和S8分別由鎖存器118和128的輸出信號控制。因此，當比較器116或126的輸出信號鎖存值大時，開關S5或S8分別與正參考電壓相連，當比較器116或126的輸出信號鎖存值小時，開關S5或S8分別與負參考電壓相連。
當位相φ2出現(xiàn)時，開關St-S4，S6，S7和S9從圖6中所示的位置換向。這樣，D/A轉(zhuǎn)換器28通過開關S5提供一個選擇參考電壓(圖示為正極)加到電容器104的電壓上并供給放大器100的反相輸入端。該輸入信號在電容器102中進行積累直到時鐘相位φ1重新出現(xiàn)。同時，放大器100以前的(即相位φ1)輸出電壓貯存在電容器114中，加上來自開關S5現(xiàn)在貯存在電容器103的參考電壓，一起提供給放大器110的反相輸入，放大器110以前的(即相位φ1)輸出電壓(貯存在電容器124中)提供給放大器120的反相輸入。放大器100、110和120各自對提供到相應反相輸入端的輸入電壓進行累積直到相位φ1再次出現(xiàn)。
如果輸入到比較器116的信號是正的，開關S5正參考電壓+Vref連接，而如果信號是負的，開關S5與負的參考電壓-Vref連接。比較器輸入端的信號由對電容器103和114上的電壓之差值進行積分所決定。積分器22的輸出電壓是對輸入信號和根據(jù)開關S5的位置決定的正或負參考電壓之間差值的積分。積分器22的輸出信號也可看作模擬輸入信號與模擬輸入信號的數(shù)字表示間的差值。
積分器22對模擬輸入信號作為非反相積分器，對由比較器116控制的一位D/A轉(zhuǎn)換器28作為反相積分器。積分器22的輸出信號將每個相位φ2改變(Vin-VD/A1)k1a的量值，其中VD/A1是D/A轉(zhuǎn)換器28的輸出電壓，同時在相位φ1期間，積分器22的輸出信號保持于上一個相位φ2建立的值。積分器36以類似的方式工作，除了其輸入信號是積分器24的輸出信號減去D/A轉(zhuǎn)換器40的輸出信號，即，積分器36的輸出信號以(V2-VD/A2)k2的量值改變每個相位φ2，其中V2是積分器36的輸出電壓并保持在相位φ1上，VD/A2是D/A轉(zhuǎn)換器40的輸出電壓。
積分器24的結(jié)構(gòu)稍不同于積分器22和36的結(jié)構(gòu)，對其兩個輸入信號它使用了兩個分開的電容器114和103。既然對于積分器24的兩個輸入信號需要不同的電容率，上述結(jié)構(gòu)就是必須的。特別是，對積分器22的輸出信號應以比例為k1b進行積分，而對D/A轉(zhuǎn)換器28的輸出信號需要以比例-2k1ak1b進行積分，因此，使用非反相和反相轉(zhuǎn)換電容積分器的結(jié)合來作為積分器24。通過使用迭加，由在緊鄰運放100求和結(jié)點的開關S4上的公共接線提供多重輸入信號。既然每個分離的輸入電容器114和103在地和運放110的反相輸入端間轉(zhuǎn)換，開關S4可共用，盡管單獨開關S3和S9需要用來連接兩個輸入信號。積分器24的輸出信號將每個相位φ2變化k1bV2-2k1ak1bVD/A2并在相位φ2期間保持。在k1a＝1/2情況下，兩輸入電容器114和103具有相同的值，可用單個電容器代替，就象積分器22和36一樣。
圖6的電路對電容器失配誤差有較大的寬容。兩個轉(zhuǎn)換電容積分器22和36各自使用一單個轉(zhuǎn)換電容器104和124，以獲得兩個輸入信號的差值。因此，減法運算不受誤差影響，剩下的轉(zhuǎn)換電容積分器24使用兩個分開的轉(zhuǎn)換電容器114和103來獲得兩個輸入信號的差值，然而，當涉及輸入時，這里的匹配誤差可忽略。其他剩下的和差運算也可無誤差地數(shù)字式地實現(xiàn)。僅有的與元件失配有關的誤差是乘積k1a，k1b在等于1/j1g1上的偏離。這對來自第一級的量化噪聲有漏泄作用，其數(shù)量為[1-j1g1/(k1ak1b)](1-z-1)2E1(z) (4)使總輸出電壓Vo(z)變?yōu)閂o(z)＝z-3(V1z)+g1(1-z-1)3E2(z)+(1-j1g1/(k1ak1b)](1-z-1)2E1(z)(5)其中E1表示第一級的量化噪聲。既然失配程度即，1-j1g1/(k1ak1b)，乘以已具有二階噪聲頻譜成形的項，即，(1-Z-1)2E1(Z)，k1a或k1b可容許有相當大的誤差而無過分的衰減。例如，可以證明乘積k1ak1b的5％的誤差會引起在過抽樣率為64比1時小于1dB的總量化噪聲。
本發(fā)明的功率和面積縮減技術已經(jīng)應用于附圖7，9和10所示的三階過抽樣調(diào)制器模型上。在圖7的三階模型中，為使第一積分器的kT/C噪聲壓小，第一積分器22分別使用了與使用在第二和第三積分器24和36中的相比較大的運放222，各自較大的反饋電容器223和224，以及輸入(抽樣)電容器201和202，和較大的金屬氧化物半導體(MOS)開關S12，S13，S14和S15。第一積分器22中的運放222比其后分別在積分器24和26中的運放232和242具有更大的功率額定值，以更快地對電容器223，224，201和202進行充放電。另外，切換器200可用于第一積分器22，以圖7所示的方式連接，從而減小第一積分器的噪聲。因為在后面的積分器中不需要切換器，后面的這些積分器所使用的芯片面積可進一步減小。運放222，232，242均采用平衡輸入和平衡輸出。
預計第一積分器22中的差分放大器(運放)222，電容器223，224，201和202，以及開關S12，S13、S14和S15所占用的面積比積分器24和26中相應的運放，電容器及開關所占用的面積大8倍。因此第一積分器22中，反饋電容器223和224的電容值為8PF和輸入電容器201和202為4PF，而在第二第三積分器中反饋電容器的電容值為IPF，輸入電容器的電容值為1/2PF。但是，由于偏置和不成比例的相同形式反饋電路所帶來的額外損耗，而不能獲得數(shù)值為8的嚴格功率比。大運放222耗散18.8毫瓦的功率。個運放232和242各自損耗4.8毫瓦的功率。大積分器22占居的面積為0.39平分毫米，小積分器24和36各占0.18平方毫米的面積。由于對較大積分器分布間距的協(xié)調(diào)要求，這些面積也不成因子為8的比例。
積分器22，24和36在芯片上的相對尺寸可由圖9所示圖形中的調(diào)制器部分300看出，更詳細的圖示見圖10。下列表格列出了本發(fā)明的A/D轉(zhuǎn)換網(wǎng)絡的縮減功率/面積方案與該網(wǎng)絡通常方案在功率和面積節(jié)省上的比較。
以前的方法 新方法 縮減量％功率耗散56毫瓦 28毫瓦 50％面積1.2平方毫米 0.75平方毫米37％由該表可以看出在這種特殊裝置中功率耗散和面積均獲得顯著改進。預期使用更高階的調(diào)制器將產(chǎn)生更大的益處。
盡管調(diào)制器的元件，即，積分器，A/D轉(zhuǎn)換器，以及D/A轉(zhuǎn)換器，圖示為具有單端輸出，但本發(fā)明的三階∑-ΔA/D轉(zhuǎn)換網(wǎng)絡可用差分信號電路實現(xiàn)，該電路為進一步抑制電源噪聲而使用具有完全差分輸出的積分器。另外，本發(fā)明并未限制于使用數(shù)字分樣濾波器，任何能夠消除差分噪聲分量的信號處理電路均可使用。
然而，在此圖示和描述的僅是本發(fā)明的某些最佳特征，對于該領域的技術人員來說會出現(xiàn)許多對它們的修改和變更。由此可知后面所附權(quán)利要求書是用來覆蓋屬于本發(fā)明的實質(zhì)范圍的所有這類修改和變更。
權(quán)利要求
1.在一種形成于集成電路芯片上的∑-ΔA/D轉(zhuǎn)換網(wǎng)絡中，其改進包括含有一個差分放大器，一個相關的輸入電容器及一個相關的反饋電容器的單一積分器，和一個或多個跟隨其后的積分器，每個包括一差分放大器，一相關輸入電容器和一相關反饋電容器，所述的一個或多個跟隨積分器響應來自所述第一積分器的輸出電壓；所述每個跟隨積分器的差分放大器以及與之連結(jié)的輸入及反饋電容器在面積上比所述第一積分器中的所述差分放大器和與之連結(jié)的輸入及反饋電容器更小以便使所述跟隨積分器的功耗最小。
2.權(quán)利要求1的A/D轉(zhuǎn)換網(wǎng)絡的改進，其特征在于與所述第一積分器連結(jié)的所述電容器在電容量上比所述跟隨積分器的相應電容器要大，以使所述第一積分器的kT/C噪聲最小，其中k是玻爾茲曼常數(shù)，所述T是第一積分器的絕對溫度(°K)，C是偶合于所述第一積分器的輸入電容器的電容最(法拉)。
3.權(quán)利要求2的A/D轉(zhuǎn)換網(wǎng)絡的改進，其特征在于所述第一積分器的所述差分放大器比所述跟隨積分器的差分放大器具有更大的功率比，以便對所述第一積分器連結(jié)的所述較大電容器與連結(jié)于所述跟隨積分器的電溶器進行同樣快的充放電。
4.一種在集成電路芯片上形成的三階∑-ΔA/D轉(zhuǎn)換網(wǎng)絡，它包括一個二階調(diào)制器，它包含以級聯(lián)方式耦合的第一和第二積分器，所述第一積分器的輸出與所述第二積分器的輸入耦合；一個A/D轉(zhuǎn)換器，所述第二積分器的輸出與所述A/D轉(zhuǎn)換器的輸入耦合，將模擬輸入信號轉(zhuǎn)換為對應于模擬輸入信號加上二階微分量化噪聲分量的第一數(shù)字輸出信號，響應所述A/D轉(zhuǎn)換器輸出信號的裝置，用于產(chǎn)生對應于所述第一數(shù)字輸出信號減去所述二階調(diào)制器任何量化噪聲的模擬輸出信號。一個一階調(diào)制器，包括耦合于所述第二積分器輸出端的第三積分器和耦合于所述第三積分器輸出端的A/D轉(zhuǎn)換器，將所述第二積分器的模擬輸出信號轉(zhuǎn)換為對應于所述模擬輸出信號加上一階微分量化噪聲分量的第二數(shù)字輸出信號；以及分別響應所述二階和一階調(diào)制器的所述第一和第二數(shù)字輸出信號的裝置，由此消除一階和二階微分量化噪聲分量并產(chǎn)生對應模擬輸入信號的數(shù)字輸出信號，所述第二和第三積分器在所述芯片上均比所述第一積分器占用更小的面積。
5.權(quán)利要求4的三階∑-ΔA/D轉(zhuǎn)換網(wǎng)絡，其特征在于每個所述積分器包括一個差分放大器，至少一個輸入電容器和至少一個反饋電容器，所述第二和第三積分器各自的差分放大器，和分別耦合于每個所述第二和第三積分器的所述輸入電容器及反饋電容器，與所述第一積分器的所述差分放大器及與其耦合的所述輸入和反饋電容器相比較在所述芯片上占居更小的面積，以便在每個所述第二和第三積分器中將功耗保持在比所述第一積分器中功耗更低的水平。
6.權(quán)利要求5的三階∑-ΔA/D轉(zhuǎn)換網(wǎng)絡，其特征在于耦合于所述第一積分器的所述電容器比耦合于所述第二和第三積分器的相應電容器具有更大的電容量，以使在所述第一積分器中的kT/C噪聲最小，其中k是玻爾茲曼常數(shù)，T是所述第一積分器的絕對溫度(°K)，C的耦合于所述第一積分器的輸入電容器的電容量(法拉)。
7.權(quán)利要求6的三階∑-ΔA/D轉(zhuǎn)換網(wǎng)絡，其特征在于所述第一積分器的所述差分放大器比所述跟隨積分器的差分放大器具有更大的功率比，以對耦合于所述第一積分器的所述電容器與耦合于所述第二和第三積分器的電容器同樣快地進行充電和放電。
8.在集成電路芯片上，一個三階∑-ΔA/D轉(zhuǎn)換網(wǎng)絡包括一個二階調(diào)制器，其包含以級聯(lián)方式耦合的第一和第二積分器，所述第一積分器的輸出與所述第二積分器的輸入耦合，一個耦合于所述第二積分器輸出端的第一比較器，用以提供第一數(shù)字輸出信號，以及一個響應所述第一比較器的第一轉(zhuǎn)換參考電壓源。一個包括耦合于所述第二積分器輸出端的第三積分器的一階調(diào)制器，一個耦合于所述第三積分器輸出端的第二比較器，用以提供第二數(shù)字輸出信號，以及一個響應所述第二比較器的第二轉(zhuǎn)換參考電壓源，所述第三積分器響應所述第二積分器的輸出信號和所述第二轉(zhuǎn)換參考電壓源，對所述第二比較器提供模擬輸出信號，用以倍乘來自所述一階調(diào)制器的所述第二數(shù)字輸出信號的數(shù)字乘法器，用于提供在所述二階調(diào)制器數(shù)字輸出信號與所述一階調(diào)制器乘積數(shù)字輸出信號之間的數(shù)字差值信號的數(shù)字減法器，耦合于所述數(shù)字減法器輸出端的數(shù)字雙微分器，用以對所述數(shù)字差值信號進行兩次微分以產(chǎn)生包括來自所述二階調(diào)制器的二階微分噪聲分量和來自一階調(diào)制器的三階微分噪聲分量的合成數(shù)字信號，用來將所述第一數(shù)字輸出信號與所述合成數(shù)字輸出信號相加的數(shù)字加法器，以產(chǎn)生第三數(shù)字輸出信號，以及響應所述第三數(shù)字輸出信號的數(shù)字分樣濾波器，所述第個積分器包括一個差分放大器，至少一個輸入電容器和至少一個反饋電容器，所述第二和第三積分器的每個差分放大器以及分別與其耦合的電容器比所述第一積分器的差分放大器以及分別與其耦合的電容器在所述芯片占用更小的面積，從而將所述第二和第三積分器的功耗保持低于所述第一積分器的功耗。
9.權(quán)利要求8的A/D轉(zhuǎn)換網(wǎng)絡，其特征在于耦合于所述第一積分器的所述電容器比耦合于所述第二和第三積分器的相應電容器具有更大的電容量，以使所述第一積分器中的kT/C噪聲最小，其中k是玻爾茲曼常數(shù)，T是所述第一積分器的絕對溫度(°K)，C的耦合于所述第一積分器的輸入電容器的電容量(法拉)。
10.權(quán)利要求9的A/D轉(zhuǎn)換網(wǎng)絡，其特征在于所述第一積分器的所述差分放大器比所述第二和第三積分器中的差分放大器具有更大的功率比，以便對耦合于所述第一積分器的所述電容器進行與耦合于所述第二和第三積分器的電容器同樣快的充放電。
11.權(quán)利要求8的A/D轉(zhuǎn)換器包括一個耦合于所述第一比較器輸出端的第一鎖存器，所述第一鎖存器的輸出端耦合至所述第一轉(zhuǎn)換參考電壓源，和一個耦合于所述第二比較器輸出端的第二鎖存器，所述第二鎖存器的輸出耦合于所述第二轉(zhuǎn)換參考電壓源。
12.權(quán)利要求8的A/D轉(zhuǎn)換器，其特征在于每個所述差分放大器含有平衡輸入和平衡輸出。
全文摘要
一種包括多級級聯(lián)耦合積分器的改進型高階內(nèi)插過抽樣(∑-Δ)A/D轉(zhuǎn)換網(wǎng)絡以節(jié)省功率和芯片面積的方式在一個單片集成電路芯片上形成。每級積分器包括一個差分放大器，至少一個輸入電容器和至少一個反饋電容器。通過在除了第一級積分器以外的所有積分器中減少由電容器以及差分放大器(運算放大器)所占據(jù)的芯片面積，使功耗和占用芯片面積減至最小。第一級積分器的高增益使跟隨級積分器的噪聲影響可忽略，因此，可寬容跟隨級積分器具有較大的噪聲。
文檔編號H03M3/04GK1055454SQ9010749
公開日1991年10月16日 申請日期1990年8月31日 優(yōu)先權(quán)日1990年4月6日
發(fā)明者戴維·伯德·里納, 理查德·達德利·貝爾施 申請人:通用電氣公司