專利名稱::多用途糾錯(cuò)計(jì)算電路的制作方法本申請(qǐng)名為“有限域求逆”的ChrisZook1993年11月4日提交的美國(guó)專利申請(qǐng)(序列號(hào)為08/147,758)的部分繼續(xù)申請(qǐng),并涉及下列同時(shí)提交的專利申請(qǐng)名為“通用糾錯(cuò)系統(tǒng)”的ChrisZook1994年9月16日提交的美國(guó)專利申請(qǐng)(序列號(hào)為08/307,259);名為“CRC/EDC校驗(yàn)器系統(tǒng)”的ChrisZook1994年9月16日提交的美國(guó)專利申請(qǐng)(序列號(hào)為08/306,917);通過(guò)引用將上述專利申請(qǐng)全部結(jié)合在此。本發(fā)明涉及用于糾正數(shù)據(jù)的糾錯(cuò)系統(tǒng),具體地涉及用于執(zhí)行包含在這種糾錯(cuò)中的數(shù)學(xué)運(yùn)算的電路。糾錯(cuò)運(yùn)算通常在多種基表示中進(jìn)行(諸如α基表示與/或β基表示)并且通常包含比生成多項(xiàng)式系數(shù)多得多的內(nèi)容。誠(chéng)然,除了基轉(zhuǎn)換(諸如從α基表示轉(zhuǎn)換到β基表示或反過(guò)來(lái))之外,通常還進(jìn)行其它運(yùn)算,其中包含乘法,求逆與加法運(yùn)算。雖然傳統(tǒng)的包含Berlekamp-Massey型卷積電路的糾錯(cuò)電路主要在并行數(shù)據(jù)傳送模式中操作,現(xiàn)已認(rèn)識(shí)到串行傳送數(shù)據(jù)明顯地減小電路尺寸(諸如通過(guò)取消并行總線)并從而降低電路成本。然而此前尚缺少執(zhí)行包含基轉(zhuǎn)換、內(nèi)積生成、乘法、求逆及加法運(yùn)算在內(nèi)的多種數(shù)學(xué)串行運(yùn)算的電路。在其中執(zhí)行糾錯(cuò)操作的一個(gè)實(shí)例為緊致盤(pán)(CD)驅(qū)動(dòng)器。緊致盤(pán)(CD)最初用于聲音錄制與再生。CD驅(qū)動(dòng)器為聲音用途操作CD并不包含隨機(jī)存取,并且任何搜索(諸如對(duì)錄制在盤(pán)上的不同音響作品)都以相對(duì)低的速度發(fā)生。再者,由于人耳是以連續(xù)的、主要是實(shí)時(shí)的方式處理與接收再生的聲音的,對(duì)于聲音用途,CD驅(qū)動(dòng)器沒(méi)有必要糾正一切錯(cuò)誤。如果在聲音錄制中出現(xiàn)了不能糾正的錯(cuò)誤,在試圖糾正該錯(cuò)誤中備份與重新讀取錯(cuò)誤所在的CD部分是不現(xiàn)實(shí)的。而是通常消除任何不能糾正的錯(cuò)誤與/或用其它時(shí)間接近的信號(hào)導(dǎo)出(例如平均)的一個(gè)信號(hào)來(lái)取代。CD上的錄制出現(xiàn)在基本上是螺旋形的路徑上,在一定程度上將這一路徑概念化為具有不同半徑的道。對(duì)于聲音用途的CD是格式化成包含多個(gè)幀的。每一幀具有2352個(gè)8位字節(jié)的數(shù)字音頻數(shù)據(jù)。對(duì)于聲音用途,CD格式化成不僅包含錄制在其上的作品(諸如歌曲)的數(shù)字音頻數(shù)據(jù),還包含子碼。子碼是以有規(guī)律的間隔分散在CD上的音頻數(shù)據(jù)中間的。組合分散的子碼以集合成包。如圖8A中所示,每一子碼包具有24個(gè)6位字節(jié)。從而,各子碼字節(jié)的字段長(zhǎng)度(6位)與數(shù)據(jù)字節(jié)的字段長(zhǎng)度(8位)不同。如圖8A中所示,將一個(gè)子碼包概念化為分成一個(gè)“Q”部分及一個(gè)“P”部分。各子碼包的“Q”部分包含前四個(gè)6位符號(hào)(即字節(jié)0-3);各子碼包的“P”部分包含其余的符號(hào)(字節(jié)4-23)。雖然對(duì)理解本發(fā)明沒(méi)有必要,順便提一下,子碼是用來(lái)提供諸如切換道時(shí)指示道是否為音頻數(shù)據(jù)、從作品開(kāi)始的時(shí)間長(zhǎng)度等。在一些應(yīng)用中,用來(lái)伴隨音頻輸出的視覺(jué)顯示信息的圖形信息(諸如卡拉OK)可存儲(chǔ)在子碼中。雖然最初用于聲音目的,最近幾年來(lái),CD也已用于記錄計(jì)算機(jī)數(shù)據(jù)。從計(jì)算機(jī)數(shù)據(jù)的觀點(diǎn),將CD格式化成包含許多2352個(gè)8位字節(jié)。記錄在CD上的計(jì)算機(jī)數(shù)據(jù)不利用子碼。在再生CD時(shí),將一幀(對(duì)于聲音)或扇區(qū)(對(duì)于計(jì)算機(jī)數(shù)據(jù))的相關(guān)部分加載進(jìn)緩沖器(諸如RAM)中。緩沖器為各幀/扇區(qū)保持2064字節(jié)的數(shù)據(jù)。所有CD數(shù)據(jù)是用CIRCECC在最低級(jí)別上加以保擴(kuò)的。關(guān)于記錄/再生計(jì)算機(jī)數(shù)據(jù),某些CD系統(tǒng)提供稱作分層ECC的附加糾錯(cuò)能力。為了執(zhí)行糾錯(cuò)的目的,將存儲(chǔ)在緩沖區(qū)中的各幀/扇區(qū)概念化為包含兩塊或交錯(cuò)。圖8B示出一幀/扇區(qū)的偶?jí)K/交錯(cuò)及奇塊/交錯(cuò)。采用乘積碼方案的糾錯(cuò)碼在一幀/扇區(qū)的兩塊上進(jìn)行運(yùn)算。各塊中,一列字節(jié)構(gòu)成一個(gè)碼字。例如,在偶?jí)K中,字節(jié)0000,0043,0086,……,0989構(gòu)成列碼字CWeven0的數(shù)據(jù)部分;字節(jié)0001,0044,0087,……,0990構(gòu)成列碼字CWeven1的數(shù)據(jù)部分;等等。字節(jié)1032與1075構(gòu)成列碼字CWeven0的ECC部分;字節(jié)1033與1076構(gòu)成列碼字CWeven1的ECC部分;等等。對(duì)于奇塊,存在著類(lèi)似的碼字CWodd0,CWodd1,等。從而,每一塊有43個(gè)列碼字。各塊的最后兩個(gè)字節(jié)(例如字節(jié)1030even;103odd;1031even;1031odd)包含CRC/EDC信息并相應(yīng)地稱作EDC或CRC塊。在某些格式中CRC字節(jié)不一定是一塊的數(shù)據(jù)部分的最后字節(jié)。例如,并不完全填滿圖2的塊的數(shù)據(jù)格式可將CRC字節(jié)放在數(shù)據(jù)末尾后面,而在CRC字節(jié)后面加上填充字節(jié)零直到填滿這些塊為止。同樣在各塊中,一條對(duì)角線的字節(jié)構(gòu)成一個(gè)對(duì)角線碼字。例如參見(jiàn)圖8B的偶?jí)K,第一對(duì)角線碼字包含字節(jié)0000,0044,0088,……,1056,1100,0026,……,0686,0730,1118,1144。這樣,每塊中有42個(gè)列碼字與26個(gè)對(duì)角線碼字。圖8B的圖示說(shuō)明不應(yīng)掩蓋緩沖器中的數(shù)據(jù)并不是按碼字的次序存儲(chǔ)的這一事實(shí)。例如,緩沖器中的一個(gè)扇區(qū)的字節(jié)是以下述次序存儲(chǔ)的偶?jí)K的字節(jié)0000(即字節(jié)0000even);來(lái)自奇塊的字節(jié)0000(即字節(jié)0000odd);字節(jié)0001even;字節(jié)0001odd;以此類(lèi)推到字節(jié)1031even;1031odd。當(dāng)具有糾錯(cuò)能力的系統(tǒng)從CD接收到計(jì)算機(jī)數(shù)據(jù)時(shí),CIRCECC可生成供分層ECC使用的出錯(cuò)指針。在用于CD驅(qū)動(dòng)器的這種糾錯(cuò)系統(tǒng)中,為每一碼字供給多至兩個(gè)指針。各指針通常是一位信息。一個(gè)扇區(qū)的指針信息通常存儲(chǔ)在緩沖器中其關(guān)聯(lián)的扇區(qū)前面或后面,并以能夠確定該指針指向?yàn)槟囊淮a字的哪一字節(jié)的方式存儲(chǔ)。從而,對(duì)于計(jì)算機(jī)數(shù)據(jù)目的,CD系統(tǒng)的緩沖器存儲(chǔ)了多個(gè)扇區(qū),其中還存儲(chǔ)了用于各扇區(qū)的指針信息。類(lèi)似地,對(duì)于聲音目的,CD系統(tǒng)的緩沖器中存儲(chǔ)了多個(gè)幀,以及多個(gè)子碼包。面向位的糾錯(cuò)計(jì)算電路執(zhí)行包含形成內(nèi)積、求逆、乘法、加法及雙向基轉(zhuǎn)換在內(nèi)的多種數(shù)學(xué)運(yùn)算。該電路包含連接成一個(gè)卷積電路的三個(gè)寄存器體來(lái)對(duì)第一寄存器體與第二寄存器體產(chǎn)生一系列內(nèi)積。各寄存器體包括多個(gè)一位寄存器(觸發(fā)器)。各寄存器體具有一個(gè)串行輸入端,借此能將一個(gè)多位值串行加載到其中。為各寄存器體設(shè)置了一個(gè)寄存器體加載開(kāi)關(guān),用于將多個(gè)串行多位值中選中的一個(gè)加載進(jìn)寄存器體中,包括有選擇地選通來(lái)自各反饋電路的反饋信號(hào)。這多個(gè)串行多位值中至少一個(gè)是常數(shù)值。該電路還包括連接到所選擇的加載開(kāi)關(guān)上的第一與第二多位存儲(chǔ)寄存器。第一與第二多位存儲(chǔ)寄存器為串行移位寄存器,其中第二多位存儲(chǔ)寄存器為雙向移位寄存器(方便下述基轉(zhuǎn)換)。面向位的糾錯(cuò)電路還包括求和電路與比較電路。求和電路連接在第一存儲(chǔ)寄存器;第二存儲(chǔ)寄存器;及卷積電路的一個(gè)內(nèi)積輸出上。求和電路的一個(gè)輸出端有選擇地連接在第一存儲(chǔ)寄存器上。比較電路比較第一寄存器體;第二寄存器體;與第三寄存器體中至少兩個(gè)的內(nèi)容。第一寄存器體與第三寄存器體兩者具有連接在各自的寄存器體中選擇的寄存器上的反饋乘法器,通過(guò)改變反饋乘法器連接在其上的寄存器的選擇可以有選擇地改變反饋乘數(shù)的值。從而反饋乘數(shù)的值根據(jù)包含在數(shù)據(jù)糾錯(cuò)中的值的字段長(zhǎng)度能夠有選擇地改變,借此允許處理8位字節(jié)(在例示的實(shí)例中)或6位字節(jié)(對(duì)音頻子碼)。面向位的糾錯(cuò)計(jì)算電路包含一個(gè)雙向轉(zhuǎn)換單元,用于將m位輸入值從輸入基表示轉(zhuǎn)換成輸出基表示(輸入基表示與輸出基表示之一為α基表示而輸入基表示與輸出基表示的另一個(gè)為β基表示,假定已選擇了β基表示的一個(gè)字段元素α0使得其最高位為一而其其余的位為0)。轉(zhuǎn)換單元包括一個(gè)輸入寄存器,用于存儲(chǔ)以輸入基表示的輸入值及用于串行輸出按照輸入基表示的預(yù)選的位次序的輸入值。輸入寄存器為一個(gè)雙向移位寄存器。第一寄存器體構(gòu)成一個(gè)轉(zhuǎn)換存儲(chǔ)器,其相關(guān)的反饋電路將轉(zhuǎn)換存儲(chǔ)器中的一個(gè)當(dāng)前值乘以一個(gè)反饋常數(shù),以便生成一個(gè)反饋因子。在m次加法運(yùn)算的每一次中,加法器相加(1)從輸入寄存器輸出的輸入值與(2)反饋因子的對(duì)應(yīng)的位來(lái)生成加載進(jìn)轉(zhuǎn)換存儲(chǔ)器的最高位單元中的和,并在任何其余的加法運(yùn)算中將其串行移位通過(guò)轉(zhuǎn)換存儲(chǔ)器,借此在m次加法運(yùn)算結(jié)束時(shí)在轉(zhuǎn)換存儲(chǔ)器中提供該m位輸入值的輸出基表示。當(dāng)基轉(zhuǎn)換單元的輸入基表示為α基表示時(shí),輸入值是從其最高位到其最低位輸出的。當(dāng)輸入基表示為β基表示時(shí),輸入值是從其最低位到其最高位輸出時(shí)。當(dāng)輸出基為α基時(shí),輸出是按相反的位的次序。由于轉(zhuǎn)換存儲(chǔ)器是連接在雙向移位寄存器(300(1))上的,從而可將輸入值的α基串行移位回輸入寄存器中,同時(shí)輸入寄存器是從低到高移位的。從而,面向位的糾錯(cuò)計(jì)算電路的部件(諸如寄存器)是參加多種計(jì)算操作的。在例示的實(shí)施例中,這些計(jì)算操作出現(xiàn)在從CD盤(pán)驅(qū)動(dòng)器中獲得的數(shù)據(jù)的糾錯(cuò)的范圍中。從下面對(duì)示出在附圖中的較佳實(shí)施例的更具體的描述中,本發(fā)明的上述與其它目的、特征與優(yōu)點(diǎn)將是顯而易見(jiàn)的,附圖中參照字符在全體各種視圖中指示相同的部件。附圖沒(méi)有必要按比例,而是將重點(diǎn)放在展示本發(fā)明的原理上。圖1為按照本發(fā)明的一個(gè)實(shí)施例的CDROM糾錯(cuò)系統(tǒng)的示意性方框圖。圖2為用于圖1的CDROM糾錯(cuò)系統(tǒng)的發(fā)生器部件的示意性方框圖。圖2A為展示圖2的發(fā)生器電路的一部分的電路實(shí)現(xiàn)的示意性方框圖。圖3為展示圖3A與圖3B之間的關(guān)系的示意性方框圖,圖3A與圖3B為集體展示用于圖1的CDROM糾錯(cuò)系統(tǒng)的計(jì)算部件的示意性方框圖。圖4為包含在圖3B的計(jì)算部件中的卷積電路(convolutioncircuit)的示意圖。圖5為包含在圖3A與圖3B的計(jì)算部件中的基本轉(zhuǎn)換電路的示意圖。圖6為用于圖1的CDROM糾錯(cuò)系統(tǒng)的校正器部件的示意性方框圖。圖7為用于圖1的CDROM糾錯(cuò)系統(tǒng)的EDC校驗(yàn)器部件的示意圖。圖8A展示傳統(tǒng)子碼包的格式。圖8B展示存儲(chǔ)在緩沖器中的子碼的分成兩塊交錯(cuò)的概念化。圖9為圖1的CDROM糾錯(cuò)系統(tǒng)的兩階段(帶指針的計(jì)算機(jī)數(shù)據(jù))操作圖。圖10為一般性描述涉及指針處理的步驟的流程圖。圖11為展示本發(fā)明的計(jì)算電路在將一個(gè)值從α基表示轉(zhuǎn)換到β基表示中所執(zhí)行的步驟的流程圖。圖12為展示本發(fā)明的計(jì)算電路關(guān)于緩沖器指針處理的情況2所執(zhí)行的各種步驟的流程圖。圖13為展示包含在錯(cuò)誤模式生成的第一種情況中的基本步驟的流程圖。圖14為展示包含在錯(cuò)誤模式生成的第二種情況中的基本步驟的流程圖。圖15為描述圖1的CDROM糾錯(cuò)系統(tǒng)在處理子碼時(shí)所執(zhí)行的步驟的流程圖,并進(jìn)一步示出圖15與圖15A、圖15B及圖15C之間的關(guān)系。圖15A為展示包含在子碼的雙錯(cuò)誤檢測(cè)(DED)操作中的步驟的流程圖。圖15B為展示包含在子碼的單錯(cuò)誤檢測(cè)(SED)操作中的步驟的流程圖。圖15C為展示包含在子碼的四重擦除校正操作中的步驟的流程圖。圖1示出通過(guò)系統(tǒng)控制器10與緩沖器(一般性地用虛線15描繪)通信的CDROM糾錯(cuò)系統(tǒng)。根據(jù)CDROM當(dāng)前正在進(jìn)行操作處理計(jì)算機(jī)數(shù)據(jù)還是數(shù)字音頻數(shù)據(jù),緩沖器中存儲(chǔ)了多個(gè)扇區(qū)或幀。在處理計(jì)算機(jī)數(shù)據(jù)時(shí),緩沖器中還存儲(chǔ)了指針位,如上所述。在處理數(shù)字音頻數(shù)據(jù)時(shí),緩沖器中具有產(chǎn)生圖8A中所示的并在上面討論的子碼包的分散的子碼。在這里所示的特定糾錯(cuò)方案中實(shí)現(xiàn)交錯(cuò)技術(shù),從而將一個(gè)扇區(qū)的數(shù)據(jù)概念化為包含兩塊碼字,例如一個(gè)偶?jí)K及一個(gè)奇塊,如圖8B中所描繪的。通過(guò)數(shù)據(jù)總線BD數(shù)據(jù)字節(jié)在緩沖器與控制器10之間傳送,而包含控制信息在內(nèi)的其它信息則是在控制總線BBUS上交換的。圖1的CDROM糾錯(cuò)系統(tǒng)還包括一個(gè)發(fā)生器或發(fā)生部件20;一個(gè)計(jì)算器或計(jì)算部件30;一個(gè)校正器或校正部件60;及一個(gè)EDC校驗(yàn)器部件70。圖1的CDROM糾錯(cuò)系統(tǒng)的所有活動(dòng)是由控制器10例如使用總線CBUS上攜帶的控制與其它信號(hào)監(jiān)視的。這些控制與其它信號(hào)示出在對(duì)該系統(tǒng)的構(gòu)成部件更專門(mén)的其它圖中。結(jié)構(gòu)發(fā)生器圖2中更詳細(xì)地展示發(fā)生器20,也稱作SYNGEN。如下面將看到的,在計(jì)算機(jī)數(shù)據(jù)/指針模式中,發(fā)生器20在DATATIME階段中生成用于碼字的校正子,而在PTRTIME階段中生成m位錯(cuò)誤指針值。在子碼模式中,發(fā)生器20為子碼生成校正子。發(fā)生器20具有其本身的部件控制器或發(fā)生器控制器200,它基本上在用包含在CBUS中的引線連接在其上的系統(tǒng)控制器10的監(jiān)視下操作。發(fā)生器20還包括門(mén)芯片202;兩個(gè)加法器204,具體地說(shuō)加法器204(0)與204(1);兩個(gè)立即寄存器206,具體地說(shuō)寄存器206(0)與206(1);兩個(gè)終端寄存器208,具體地說(shuō)寄存器208(0)與208(1);以及兩個(gè)通用反饋電路210,具體地說(shuō)反饋電路210(0)與210(1)。此外,發(fā)生器20包括兩個(gè)或門(mén)212,具體地說(shuō)或門(mén)212(0)與212(1)。來(lái)自緩沖器的數(shù)據(jù)是在并行總線GDAT上從系統(tǒng)控制器10傳輸?shù)桨l(fā)生器20的,并在其針DI上作用在門(mén)202上。考慮到所示系統(tǒng)的交錯(cuò)操作,在每一次傳輸中將兩個(gè)字節(jié)的數(shù)據(jù)接連地作用在發(fā)生器20上。具體地,對(duì)于每一次傳輸,首先將來(lái)自偶交錯(cuò)的一個(gè)字節(jié)的數(shù)據(jù)作用在門(mén)202上,隨后是來(lái)自奇交錯(cuò)的一個(gè)字節(jié)的數(shù)據(jù)。如圖2中所示,發(fā)生器20實(shí)際上包括兩個(gè)子發(fā)生器,一個(gè)S0校正子子發(fā)生器(它包括加法器204(0)、寄存器20b(0)、寄存器208(0)及反饋電路210(0)),以及一個(gè)S1校正子子發(fā)生器(它包括加法器204(1)、寄存器206(1)、寄存器208(1)及反饋電路210(1)。在計(jì)算機(jī)數(shù)據(jù)/指針模式中,例如,門(mén)202將來(lái)自偶交錯(cuò)的字節(jié)引導(dǎo)到偶子發(fā)生器并將來(lái)自奇交錯(cuò)的字節(jié)引導(dǎo)到奇子發(fā)生器。各子發(fā)生器以圖2A中的功能方式交替地表示。作用在使能線214上的信號(hào)允許門(mén)202施加一個(gè)字節(jié)進(jìn)加法器204中。所施加的字節(jié)與通過(guò)反饋電路210選通的信號(hào)相加,相加結(jié)果首先存儲(chǔ)在立即寄存器206中,然后移位到終端寄存器208中。從而,可將終端寄存器208的內(nèi)容通過(guò)反饋電路210反饋給加法器204。圖2A示出發(fā)生器20,具體地說(shuō)反饋電路210的可選擇的配置。例如,反饋電路210示出為包含三條交替反饋線路,即反饋線路216、218與220。反饋線路216與218上具有設(shè)置在其上的乘法器226與228,而反饋線路220則沒(méi)有乘法器。乘法器226乘以示例性地描繪為αsc的反饋值(在處理子碼時(shí)使用);乘法器228乘以示例性地描繪為α的反饋值(在不處理子碼時(shí)使用)。乘法器226與228的輸出端連接在乘法器選擇開(kāi)關(guān)(多路復(fù)用器)230的各交替輸入端上。乘法器選擇開(kāi)關(guān)230的輸出端連接在乘法使能開(kāi)關(guān)(乘法器)240的第一輸入端上,開(kāi)關(guān)240的第二輸入端連接在反饋線路220上。當(dāng)存儲(chǔ)在終端寄存器208中的值要被反饋乘法器相乘時(shí),作用在開(kāi)關(guān)240上的信號(hào)ENAMUL根據(jù)作用在開(kāi)關(guān)230上的信號(hào)ENA_SC通過(guò)它選通線路261上的反饋信號(hào)(經(jīng)乘法器226乘過(guò)的)或線路218上的反饋信號(hào)(經(jīng)乘法器228乘過(guò)的)之一。如下面將看到的,當(dāng)使用發(fā)生器20(在操作的DATA_TIME階段中)來(lái)生成校正子時(shí),便用寄存器208(0)來(lái)存儲(chǔ)為來(lái)自偶交錯(cuò)的碼字生成的第一校正子(S0);用寄存器206(0)來(lái)存儲(chǔ)為來(lái)自奇交錯(cuò)的碼字生成的第一校正子(S0);用寄存器208(1)來(lái)存儲(chǔ)為來(lái)自偶交錯(cuò)的碼字生成的第二校正子(S1);以及用寄存器206(1)來(lái)存儲(chǔ)為來(lái)自奇交錯(cuò)的碼字生成的第二校正子(S1)。當(dāng)用發(fā)生器20來(lái)生成指針時(shí)(在操作的PTR_TIME階段中),可將一個(gè)偶交錯(cuò)碼字的第一指針存儲(chǔ)在寄存器208(0)中;可將一個(gè)偶交錯(cuò)碼字的第二指針存儲(chǔ)在寄存器208(1)中;可將一個(gè)奇交錯(cuò)碼字的第一指針存儲(chǔ)在寄存器206(0)中;以及可將一個(gè)奇交錯(cuò)碼字的第二指針存儲(chǔ)在寄存器206(1)中。當(dāng)使用發(fā)生器20來(lái)為子碼生成校正子時(shí),分別將子碼校正子S0、S1、S2與S3存儲(chǔ)在寄存器208(0)、208(1)、206(0)與206(1)中。存儲(chǔ)在發(fā)生器寄存器208(0)與208(1)中的值可傳送給計(jì)算部件30。從寄存器208(0)與208(1)的傳送分別出現(xiàn)在總線S0、S1上[如圖2中所示],也分別標(biāo)記為總線S01、S02[如圖1中所示]。結(jié)構(gòu)計(jì)算器計(jì)算器30包括預(yù)/后處理子部件兩者(圖3A中所示)及一個(gè)執(zhí)行子部件(圖3B中所示)。合在一起,預(yù)/后處理子部件與執(zhí)行子部件構(gòu)成一個(gè)多功能計(jì)算電路,它執(zhí)行包含加法、乘法、求逆、基轉(zhuǎn)換及內(nèi)積形成在內(nèi)的諸多串行運(yùn)算。計(jì)算器30的預(yù)處理子部件示出在圖3A的上半部分中,而后處理子部件則示出在圖3A的下半部分中。預(yù)處理子部件包括兩個(gè)多位存儲(chǔ)寄存器300,具體地說(shuō)第一多位存儲(chǔ)寄存器300(0)及第二多位存儲(chǔ)寄存器300(1)。與各存儲(chǔ)寄存器300關(guān)聯(lián)的有一個(gè)中間存儲(chǔ)寄存器302,即將存儲(chǔ)寄存器300(0)連接成接收來(lái)自中間寄存器302(0)的輸入;將存儲(chǔ)寄存器300(1)連接成接收來(lái)自中間寄存器302(1)的輸入。進(jìn)入各中間寄存器302的數(shù)據(jù)輸入是由開(kāi)關(guān)(即多路復(fù)用器)304控制的。用多路復(fù)用器304(0)來(lái)選擇來(lái)自寄存器208(0)[作用總線上的在圖3A中示出為S0及圖1中示出為S01]或來(lái)自寄存器300(0)的輸出端的輸出之一。類(lèi)似地,用多路復(fù)用器304(1)來(lái)選擇來(lái)自寄存器208(1)[作用總線上的在圖3A中示出為S1及圖1中的S11]或來(lái)自寄存器300(1)的輸出端的輸出之一。從發(fā)生器20進(jìn)入計(jì)算器30、及通過(guò)多路復(fù)用器304、中間寄存器、及到存儲(chǔ)寄存器300的數(shù)據(jù)傳送并行發(fā)生。存儲(chǔ)寄存器300(0)與300(1)及第二多位存儲(chǔ)寄存器為8位串行移位寄存器。在下面相對(duì)于圖5討論的基轉(zhuǎn)換運(yùn)算中扮演特殊的獨(dú)特角色的存儲(chǔ)寄存器300(1)為雙向移位寄存器。寄存器300中的值能并行讀出供應(yīng)用在它們各自的多路復(fù)用器304上,或者以下面描述的方式串行移位出去到圖3B的執(zhí)行子部件中。計(jì)算器30的預(yù)處理子部件還包括,如圖3A中所示,寄存器饋送開(kāi)關(guān)或多路復(fù)用器310(0)與310(1),它們?cè)试S分別對(duì)寄存器300(0)與300(1)串行饋送交替值(諸如來(lái)自中間寄存器302以外的值)。此外,計(jì)算器30的預(yù)處理子部件包含一求和電路320。求和電路包含多個(gè)與門(mén)及異或門(mén),標(biāo)示為與門(mén)322、324及326以及異或門(mén)328及330。當(dāng)與門(mén)322接收到控制信號(hào)SO_TO_SUM時(shí),門(mén)322將來(lái)自寄存器300(0)的位串行傳遞給異或門(mén)330的第一端。按照對(duì)應(yīng)的控制信號(hào),將內(nèi)積值IP(在圖3B的執(zhí)行子部件中說(shuō)明)或寄存器300(1)的串行施加內(nèi)容作用在異或門(mén)330的第二端上。異或門(mén)330將施加在其上的兩個(gè)值相加以生成串行和S_SUM。在這方面,串行值IP及其相關(guān)的控制信號(hào)(IP_TO_SUM)被施加在與門(mén)324上,而來(lái)自寄存器300(1)的串行值及其相關(guān)的控制信號(hào)(S1_TO_SUM)則被施加在與門(mén)326上。將與門(mén)324(IP值)、326(寄存器300(1)的內(nèi)容)傳遞的任何值通過(guò)用于加法目的的異或門(mén)328施加在異或門(mén)320上,供生成串行和S_SUM。如上所述,寄存器300(0)是潛在地用串行施加在寄存器饋送多路復(fù)用器310(0)上的值饋入的。具體地,這兩個(gè)饋入值便是寄存器300(0)本身的內(nèi)容及剛才說(shuō)明的串行和S_SUM。類(lèi)似地,寄存器300(1)是潛在地串行施加在寄存器饋送多路復(fù)用器310(1)上的值饋入的。寄存器300(1)的兩個(gè)饋入值中包含異或門(mén)328的輸出(它可以是串行值IP或寄存器300(1)本身的串行內(nèi)容)或寄存器R1(下面在圖3B的執(zhí)行子部件中說(shuō)明)的串行輸出內(nèi)容之一。計(jì)算器30的預(yù)處理子部件還包括一子碼供給部分350。子碼部分350包括一反相器352,它反相最終從系統(tǒng)控制器10接收的一個(gè)子碼指示信號(hào)(即ENA_SUB)以產(chǎn)生施加在計(jì)算器30的執(zhí)行子部件上的信號(hào)ENA_L_ECC。子碼部分350還包括一長(zhǎng)度選擇開(kāi)關(guān)或多路復(fù)用器354,當(dāng)正在處理子碼時(shí)開(kāi)關(guān)354從寄存器300(1)將S1_ALPHA位5選通到輸出線上,否則選通來(lái)自寄存器300(1)的位7。輸出線S1_ALPHA是作用在計(jì)算器30的執(zhí)行子部件上的,如下面討論的。計(jì)算器30的后處理子部件包括一比較電路360。用并行信號(hào)傳送進(jìn)行操作的比較電路360包括兩個(gè)8位求和器,具體地說(shuō),求和器362及364;或門(mén)372及374;以及反相器380。求和器362將寄存器300(1)的內(nèi)容與來(lái)自圖3B的執(zhí)行電路的值(具體地說(shuō)來(lái)自第三寄存器體的值)相加。求和器364將求和器362的輸出加在來(lái)自圖3B的執(zhí)行電路的另一值(具體地說(shuō),來(lái)自第一寄存器體的值)上。求和器362的輸出端連接在或門(mén)372上,使得或門(mén)372輸出指示對(duì)求和器362的兩個(gè)輸入值是否相等(信號(hào)SEOB)。類(lèi)似地,求和器364的輸出端連接在或門(mén)374上,它在對(duì)求和器364的兩個(gè)輸入值相等時(shí)輸出一個(gè)反相信號(hào)ROOT。計(jì)算器30的執(zhí)行子部件整體示出在圖3B中,其某些部分更詳細(xì)地示出在圖4中,圖3B示出第一串行寄存器400;第二串行寄存器401;及第三串行寄存器402。圖3B還示出內(nèi)積電路404;門(mén)電路426;及加法器電路428。寄存器400、401、402、內(nèi)積電路404、門(mén)電路426及加法器電路428一起構(gòu)成一個(gè)BerlekampMassey型卷積電路,但它是面向拉的而不是面向字節(jié)的。具體地說(shuō),對(duì)于第一寄存器400的內(nèi)容與第二寄存器401的內(nèi)容內(nèi)積電路400生成一個(gè)串行內(nèi)積值(IP)。加法器電路428利用諸如內(nèi)積電路404生成的內(nèi)積與第三寄存器401的內(nèi)容更新第二寄存器401的內(nèi)容。參考圖4及Zook在1993年11月4日提交的名為“有限域反演器”并通過(guò)引用包含在此的序列號(hào)為08/147,758的美國(guó)專利申請(qǐng)可以理解圖3B的卷積電路的細(xì)節(jié)。例如,圖3B示出第一寄存器400為寄存器體4000-4007;第二寄存器401為寄存器體4010-4017;第三寄存器402為寄存器體4020-4027。這里所用的名詞“寄存器體”是指通過(guò)它可以對(duì)位串行移位及用在卷積運(yùn)算中的任何存儲(chǔ)設(shè)備而言。圖4示出面向位的卷積電路的細(xì)節(jié),它包括第一寄存器體4000-4007;第二寄存器體4010-4017;及第三或中間寄存器體4021-4027。考慮到圖4的電路面向二進(jìn)制,各寄存器400、401與402為(一位)觸發(fā)器,并從而在這里也稱作觸發(fā)器。觸發(fā)器400的輸出針連接成使得其內(nèi)容能向右移位(諸如觸發(fā)器4007的輸出到觸發(fā)器4006,觸發(fā)器4006的輸出到觸發(fā)器4005,及以此類(lèi)推)。從傳統(tǒng)的Berlekamp-Massey電路類(lèi)似的方式,成對(duì)的觸發(fā)器400與401(相同數(shù)字下標(biāo))的輸出針(在與門(mén)420上)進(jìn)行與運(yùn)算。加法器4220-4226(它們?cè)贕F(2)中為異或門(mén))將與門(mén)420的輸出針的輸出加在一起來(lái)產(chǎn)生類(lèi)似于當(dāng)前差異dn的項(xiàng)(加法器4220的輸出)。圖4的卷積電路中還包含多個(gè)與門(mén)4260-4266,各與門(mén)426的輸出針連接在其相關(guān)加法器428的第一輸入上(諸如與門(mén)4260的輸出針連接在加法器4280的第一輸入針上,與門(mén)4261的輸出針連接在加法器4281的第一輸入針上,以此類(lèi)推)。各與門(mén)426的第二輸入針連接成接收來(lái)自加法器4220的當(dāng)前差異dn(即內(nèi)積值IP)。各加法器428的第二輸入針連接到其對(duì)應(yīng)的(相同下標(biāo))觸發(fā)器401的輸出針上。各加法器428的輸出針連接到對(duì)應(yīng)的(相同下標(biāo))三輸入MUX424的第三輸入針上,如上所述。各與門(mén)426的第二輸入針連接到其左邊相鄰的中間觸發(fā)器402的一個(gè)輸出針上。為各中間觸發(fā)器402設(shè)置了三輸入MUX430。MUX4301-4306具有連接成接收初始化值“0”的第一輸入針;MUX4307具有分別連接成接收初始化值“1”與“0”的第一與第二輸入針。MUX4301-4306的第二輸入針連接成接收來(lái)自左邊相鄰的中間寄存器402(帶有減小1的下標(biāo)的寄存器402)的輸出。MUX4301-4307的第三輸入針連接成接收來(lái)自相同下標(biāo)的A觸發(fā)器401的輸出。各A觸發(fā)器401具有其輸出針連接在右邊相鄰的觸發(fā)器401上(通過(guò)上述適當(dāng)MUX424的第二輸入針),連接到與門(mén)420上(供在生成差異dn中使用),及連接到相同下標(biāo)的中間觸發(fā)器402上(通過(guò)相同下標(biāo)的MUX430)。從而,圖4的卷積電路包括B寄存器(觸發(fā)器)400的一個(gè)存儲(chǔ)體B400;A寄存器(觸發(fā)器)401的一個(gè)存儲(chǔ)體B401;及中間寄存器(觸發(fā)器)402的一個(gè)存儲(chǔ)體B402。如這里所使用的,應(yīng)理解觸發(fā)器是一位寄存器,而只要在實(shí)施本發(fā)明的其它方面時(shí)可利用具有大于一位容量的寄存器。如果在存儲(chǔ)體B400與B401中的觸發(fā)器數(shù)目為“m”(在示出的實(shí)施例中m=8),則存儲(chǔ)體B402中的觸發(fā)器數(shù)目為m-1。對(duì)于圖4中所示的電路。α0選定為使t=0,從而用于圖4的電路所進(jìn)行的求逆運(yùn)算的α-t乘法器是乘以1的乘法(從而免除了在圖4中示出α-t乘法器)。如圖3B中所示,各寄存器400、401與402具有一個(gè)串行輸入端從而一個(gè)多位值可串行加載到其中。再者,各寄存器400、401、402具有與之關(guān)聯(lián)的一個(gè)加載開(kāi)關(guān)(諸如一個(gè)或多個(gè)多路復(fù)用器)用于連接其串行輸入端,可將多個(gè)串行多位值的選中的一個(gè)加載到其中。具體地說(shuō),第一寄存器400具有第一寄存器加載開(kāi)關(guān)440;第二寄存器401具有第二寄存器加載開(kāi)關(guān)441;及第三寄存器402具有第三寄存器加載開(kāi)關(guān)442。更具體地,加載開(kāi)關(guān)440包括多路復(fù)用器440A與440B;加載開(kāi)關(guān)441為一個(gè)多路復(fù)用器;而加載開(kāi)關(guān)442包括多路復(fù)用器443、444、異或門(mén)445及與門(mén)446。如下面更詳細(xì)地描述的,各加載開(kāi)關(guān)連接在一組可以交替地選擇的輸入線上。第一寄存器400與第三寄存器402都具有關(guān)聯(lián)的反饋電路,它們是根據(jù)各自的加載開(kāi)關(guān)440與442的選擇可選擇地使用的。具體地,第一寄存器400具有反饋電路450及第三寄存器402具有反饋電路452。各反饋電路450、452連接在其關(guān)聯(lián)的各寄存器400、402的選中的位上,用于將各自的寄存器400、402的內(nèi)容乘以一個(gè)反饋乘數(shù)。如下面說(shuō)明的,反饋電路450、452的反饋乘數(shù)的值是可選擇地改變的。具體地,反饋乘數(shù)的值是通過(guò)改變?cè)摲答伋藬?shù)連接在其上的寄存器的選擇而可選擇地改變的。例如,反饋乘數(shù)的值是按照正在引導(dǎo)進(jìn)相關(guān)的寄存器400、402的值的字段長(zhǎng)度(例如按照正在處理的是6位子碼字節(jié)還是8位字節(jié))可選擇地改變的。反饋電路450包括異或門(mén)460;異或門(mén)470;與門(mén)480;異或門(mén)490;及與門(mén)494。異或門(mén)460的輸入端連接在寄存器400的位2與3上;異或門(mén)470的輸入端連接在寄存器400的位0與4上。這些連接是按照在本示例中使用的特定字段發(fā)生器多項(xiàng)式的;應(yīng)理解利用不同的字段發(fā)生器多項(xiàng)式會(huì)包含不同的乘數(shù),及異或門(mén)460與470的相應(yīng)不同連接。異或門(mén)470的輸出作用在與門(mén)480的一個(gè)輸入端上,并且如果信號(hào)ENA_L_ECC為高時(shí)進(jìn)一步作用在異或門(mén)490上(ENA_L_ECC是從預(yù)處理子部件的子碼供應(yīng)部分350得出的[見(jiàn)圖3A]并在不處理子碼時(shí)為高)。否則只將異或門(mén)460的輸出傳遞給異或門(mén)490供用作反饋乘數(shù)。反饋的相乘的值是從異或門(mén)490作用在MUX440A的多個(gè)輸入端之一上的。過(guò)去指出過(guò)并在下面結(jié)合基轉(zhuǎn)換更詳細(xì)地說(shuō)明的,異或門(mén)490作為一個(gè)加法器,用于將所選擇的任何反饋信號(hào)(從四位[ECC]連接或兩位[子碼]連接得出的)與從寄存器300(1)得出的值相加。當(dāng)正在處理子碼時(shí),從寄存器300(1)得出的值可以是一個(gè)6位值(通過(guò)MUX354與信號(hào)S1_ALPHA傳輸?shù)?,否則為一個(gè)8位值。類(lèi)似地,反饋電路452包括異或門(mén)462;異或門(mén)472;與門(mén)482;及異或門(mén)492。異或門(mén)462的輸入端連接在寄存器402的位2與3上;異或門(mén)472的輸入端連接在寄存器402的位0與4上。如上面結(jié)合反饋電路450說(shuō)明的,這些連接是按照本1示例中所用的特定字段發(fā)生器多項(xiàng)式的,應(yīng)理解不同的字段發(fā)生器多項(xiàng)式的使用會(huì)包含不同的乘數(shù)及異或門(mén)462與472的相應(yīng)不同連接。異或門(mén)472的輸出作用在與門(mén)482的一個(gè)輸入端上,并且如果如上所述信號(hào)ENA_L_ECC為高,則進(jìn)一步作用在異或門(mén)492上。否則只有異或門(mén)462的輸出被傳遞給異或門(mén)492供用作反饋乘數(shù)。反饋的相乘值從異或門(mén)492作用在MUX443的多個(gè)輸入端之一上。反饋電路450的輸出只是作用在第一寄存器加載開(kāi)關(guān)440上的可選擇輸入之一。其它可選擇的串行輸入包含一個(gè)常數(shù)值(作用在線R1_CONST_IN上);求和電路320(見(jiàn)圖3A)輸出的S_SUM值;及從校正部件60得到的P_SUM值。類(lèi)似地,第三寄存器加載開(kāi)關(guān)442連接成接收多個(gè)交替的串行輸入,其中包含反饋電路452產(chǎn)生的信號(hào);常數(shù)值(作用在線R3_CONST_IN上并通過(guò)MUX444與443);內(nèi)積值IP(通過(guò)異或門(mén)445、MUX444及MUX443作用);及寄存器402本身的內(nèi)容(在線R3(0)上并通過(guò)與門(mén)446、異或門(mén)445及MUX444與443)。第二寄存器加載開(kāi)關(guān)441也連接成接收它從中選擇的多個(gè)交替串行輸入。具體地,加載開(kāi)關(guān)441在常數(shù)值(作用在線R2_CONST_IN上);存儲(chǔ)寄存器300(0)或100(1)的內(nèi)容[見(jiàn)圖3A];或從校正部件60得到的值P_SUM中進(jìn)行選擇。從而,看出第二存儲(chǔ)體加載開(kāi)關(guān)441連接在包含一組第二存儲(chǔ)體串行輸入線的多條輸入線上,這些線路之一連接在第一多位存儲(chǔ)寄存器300(0)上,第二條線連接在第二存儲(chǔ)寄存器300(1)上。參見(jiàn)圖3A,現(xiàn)在理解了第二多位存儲(chǔ)寄存器300(1)是有選擇地連接成在其中加載來(lái)自第一寄存器400的值的(通過(guò)連接在MUX310(1)上的線R1(0))。再者,看出求和電路320的輸入端連接在第一存儲(chǔ)寄存器300(0)上[通過(guò)線S0(0)];連接在第二存儲(chǔ)寄存器300(1)上[通過(guò)線S1(0)];及連接在內(nèi)積電路404上[通過(guò)線IP]。此外,求和電路320的輸出端有選擇地連接在第一存儲(chǔ)寄存器300(0)[通過(guò)MUX310(0)]與第二存儲(chǔ)寄存器300(1)[通過(guò)MUX310(1)]中各個(gè)上。結(jié)構(gòu)基轉(zhuǎn)換器圖5以較簡(jiǎn)化與孤立形式示出包含在計(jì)算器30中的基轉(zhuǎn)換電路。具體地,基轉(zhuǎn)換器包括上述雙向移位寄存器300(1);第一寄存器400;一個(gè)加法器(異或門(mén)490);一個(gè)反饋電路(一般性地指示為包含加法器496);及一個(gè)轉(zhuǎn)換控制與門(mén)498。圖5中,反饋加法器496表示反饋乘法器(諸如圖3B中的異或門(mén)460與470)。轉(zhuǎn)換控制與門(mén)498在作用在其上的信號(hào)CONVERT為高時(shí)允許基轉(zhuǎn)換。從而圖5的電路構(gòu)成用于將一個(gè)m位輸入值從一種輸入基表示轉(zhuǎn)換成一種輸出基表示的一個(gè)雙向轉(zhuǎn)換單元。輸入基表示與輸出基表示之一為α基表示而輸入基表示與輸出基表示的另一個(gè)為β基表示。選擇了β基表示的域元素α0使得其最高位為一而其余的位為零(即,10000000)。在圖5的轉(zhuǎn)換單元中,雙向移位寄存器300(1)起用于存儲(chǔ)輸入基表示的輸入值的一個(gè)輸入寄存器的作用,及用于按照輸入基表示以預(yù)選的位次序串行輸出輸入值的輸入寄存器的作用。寄存器400起轉(zhuǎn)換存儲(chǔ)器的作用并包括用于存儲(chǔ)多個(gè)位的多個(gè)位單元。反饋乘法器496將轉(zhuǎn)換存儲(chǔ)器(即寄存器400)中的當(dāng)前值乘以一個(gè)反饋常數(shù),以便生成一個(gè)反饋因子。加法器490在m次加法運(yùn)算的每一次中將(1)從輸入寄存器[300(1)]輸出的輸入值與(2)反饋因子的對(duì)應(yīng)的位相加。加法器490產(chǎn)生一個(gè)和數(shù),將該和數(shù)加載進(jìn)轉(zhuǎn)換存儲(chǔ)器(寄存器400)的最高位單元中,以及在任何其余加法運(yùn)算中,將其串行移位通過(guò)轉(zhuǎn)換存儲(chǔ)器。借此,圖5的轉(zhuǎn)換單元在m次加法運(yùn)算的結(jié)尾,在轉(zhuǎn)換存儲(chǔ)器(即寄存器400)中提供m位輸入值的輸出基表示。當(dāng)輸入基表示為α基表示時(shí),輸入值是從其最高位到其最低位輸出的(從寄存器300(1))。當(dāng)輸入基表示為β基表示時(shí),輸入值是從其最低位到其最高位輸出的(從寄存器300(1))。當(dāng)輸出基為α基時(shí),α基表示是在寄存器400中以逆向位次序提供的。然而,通過(guò)串行地將寄存器400的內(nèi)容移位回輸入寄存器[寄存器300(1)]中同時(shí)將輸入寄存器從低到高移位,便能容易地將這些位以非逆向次序重新排列。下面說(shuō)明圖5的基轉(zhuǎn)換器的操作,例如在名為“操作錯(cuò)誤模式生成”的討論中。結(jié)構(gòu)校正器圖6示出這里所涉及的圖1的CDROM糾錯(cuò)系統(tǒng)的校正器部件60的特征。校正器60包括錯(cuò)誤讀出寄存器610(0)與610(1)以及用于存儲(chǔ)兩組錯(cuò)誤模式的錯(cuò)誤中間寄存器620(0)與620(1),諸如,一組偶交錯(cuò)碼字的錯(cuò)誤模式與一組奇交錯(cuò)碼字的錯(cuò)誤模式。如這里所用的,各組錯(cuò)誤模式是用標(biāo)記E0、E1表示的。錯(cuò)誤讀出寄存器610(0)與610(1)是分別由錯(cuò)誤中間寄存器620(0)與620(1)饋入的。錯(cuò)誤中間寄存器620(0)與620(1)的饋送是分別用開(kāi)關(guān)或多路復(fù)用器630(0)與630(1)控制的,它們或者將從計(jì)算器30接收的并行數(shù)據(jù)或者將各自的錯(cuò)誤讀出寄存器610(0)、610(1)的并行內(nèi)容選通到其中。如圖6中所示,從計(jì)算器30得到的并行數(shù)據(jù)作用在總線DIN上,更具體地,這些數(shù)據(jù)是從計(jì)算器30的存儲(chǔ)寄存器300(0)、300(1)得到的(圖6中的總線DIN也代表從圖3A中的總線S0或S1之一作用的信號(hào),總線S0與S1與圖1中所示的總線S02與S12相同)。利用MUX630來(lái)將寄存器610的內(nèi)容作用在寄存器620上允許錯(cuò)誤值的循環(huán),這對(duì)于存儲(chǔ)與讀出目的是有價(jià)值的。錯(cuò)誤讀出寄存器610(0)與610(1)的輸出端連接在錯(cuò)誤讀出開(kāi)關(guān)或MUX635的相應(yīng)輸入端上。MUX635在總線ERR(見(jiàn)圖6與圖1)上輸出錯(cuò)誤模式E0、E1中選中的一個(gè),供應(yīng)用在EDC校驗(yàn)器70及控制器10兩者上。校正器60還包括用于存儲(chǔ)兩組指針的指針讀出寄存器640(0)與640(1)以及指針中間寄存器650(0)與650(1),諸如一組偶交錯(cuò)碼字指針及一組奇交錯(cuò)碼字指針。如這里所用的,各組指針用標(biāo)記P0、P1或αL0、αL1表示。以與錯(cuò)誤寄存器類(lèi)似的方式,指針讀出寄存器640(0)與640(1)是分別由指針中間寄存器650(0)與650(1)饋入的。指針中間寄存器650(0)與650(1)的饋送是分別由開(kāi)關(guān)或多路復(fù)用器660(0)與660(1)控制的,它們將從計(jì)算器30接收的并行數(shù)據(jù)或各自的指針讀出寄存器460(0)、640(1)的并行內(nèi)容選通到其中。從計(jì)算器30接收的數(shù)據(jù)以上面對(duì)錯(cuò)誤模式描述的類(lèi)似方式作用在總線DIN上。校正器60還包括指針求和電路670,它在信號(hào)P1_TO_SUM的控制下串行相加來(lái)自寄存器640(0)與640(1)的指針值。指針求和電路包括與門(mén)672及異或門(mén)674。結(jié)構(gòu)EDC校驗(yàn)器EDC/CRC校驗(yàn)器70連接成在線ERR(0)上接收來(lái)自校正器60的串行錯(cuò)誤模式及在線GDAT(0)上接收串行緩沖器數(shù)據(jù),如圖1中一般性所示及圖7中更詳細(xì)地所示。系統(tǒng)控制器10利用控制總線CBUS監(jiān)視EDC/CRC校驗(yàn)器70的操作。如ChrisZook1994年9月16日提交的名為“CRC/EDC校驗(yàn)器系統(tǒng)”的序列號(hào)為08/306,917的美國(guó)專利申請(qǐng)中所描述的(通過(guò)引用將其結(jié)合在此),在系統(tǒng)控制器10的監(jiān)視下,在正在校正字節(jié)的緩沖器的同一遍通過(guò)中,EDC/CRC校驗(yàn)器70與校正器60有利地協(xié)調(diào)操作來(lái)執(zhí)行校正精確性的EDC/CRC檢驗(yàn)。操作計(jì)算機(jī)數(shù)據(jù)/指針模式概述圖1的糾錯(cuò)系統(tǒng)在兩種模式中操作(1)一種用于校正具有指針的計(jì)算機(jī)數(shù)據(jù)的兩階段模式;及(2)一種用于校正包含有音頻數(shù)字?jǐn)?shù)據(jù)的子碼包(見(jiàn)圖8A)的子碼模式。在校正帶有指針的計(jì)算機(jī)數(shù)據(jù)的兩階段模式中,發(fā)生器20、計(jì)算器30及校正器60各在兩個(gè)階段中操作,如圖9中示意性地所示。具體地,在第一階段中(稱作指針時(shí)間或PTR_TIME)(a)發(fā)生器20使用最新碼字CWn的一位緩沖器獲得的指針來(lái)生成一個(gè)或二個(gè)最新碼字的多位緩沖器獲得的指針(αL0=P0,αL1=P1);(b)計(jì)算部件30利用發(fā)生器(20)為前一碼字CWn-1生成的校正子(S0,S1)來(lái)為前一碼字生成一種或兩種錯(cuò)誤模式(E0,E1);以及(c)校正部件60為計(jì)算單元30保持前一碼字CWn-1的指針值(αL0=P0,αL1=P1)。在第二階段中(稱作數(shù)據(jù)時(shí)間或圖9中的DATA_TIME)(a)發(fā)生器20生成最新碼字CWn的校正子(S0,S1);(b)計(jì)算部件30對(duì)最新碼字CWn的任何多位緩沖器獲得的指針執(zhí)行數(shù)學(xué)運(yùn)算;以及(c)校正單元60校正前一碼字CWn-1。在兩個(gè)階段的每一個(gè)中,發(fā)生部件20、計(jì)算部件30及校正部件60在整個(gè)系統(tǒng)能前進(jìn)到下一階段之前在最后完成部件上等待。在這里引用最新碼字或前一碼字時(shí),在圖1的系統(tǒng)的上下文中應(yīng)理解為每一個(gè)這種引用實(shí)際上是針對(duì)兩個(gè)碼字的(例如,兩個(gè)最新碼字及兩個(gè)前一碼字),因?yàn)閳D1中所示的系統(tǒng)主要同時(shí)處理來(lái)自偶交錯(cuò)碼字與奇交錯(cuò)碼字兩者的字節(jié)。然而本發(fā)明的原理不局限于交錯(cuò)系統(tǒng),應(yīng)了解這里描述的兩階段操作也能應(yīng)用于非交錯(cuò)系統(tǒng),其中至少類(lèi)似于發(fā)生部件20、計(jì)算部件30及校正系統(tǒng)60中各個(gè)的部件在單一的碼字上操作。從而本系統(tǒng)與傳統(tǒng)的流水線技術(shù)不同,后者需要三種同時(shí)的階段/操作,各階段/操作使用不同的輸入并且通常將輸入從一個(gè)階段傳遞給下一階段。本系統(tǒng)的部件20、30與60以時(shí)分方式各處理兩種不同的操作。再者,取決于操作階段,各部件20、30及60執(zhí)行兩種功能。在一個(gè)操作階段結(jié)束時(shí),各部件20、30、60傳遞信息給另一部件,但隨后在下一階段中并不重復(fù)同一操作。而是在后面的階段中,各部件20、30、60執(zhí)行不同的操作,如上面概述及下面更詳細(xì)描述的。操作指針生成(計(jì)算機(jī)數(shù)據(jù)/指針模式)如上面指出的,這里所例示的本發(fā)明的系統(tǒng)在計(jì)算機(jī)數(shù)據(jù)/指針模式中進(jìn)行的操作中包含一個(gè)偶交錯(cuò)碼字及一個(gè)奇交錯(cuò)碼字。鑒于所例示的偶交錯(cuò)碼字與奇交錯(cuò)碼字的成對(duì)處理,應(yīng)理解在后面的描述中,任何對(duì)碼字的一般性引用既可應(yīng)用于偶交錯(cuò)碼字也可應(yīng)用于奇交錯(cuò)碼字。再者,如下面各種時(shí)機(jī)上所說(shuō)明的,相對(duì)于一個(gè)偶交錯(cuò)碼字生成的值在任何時(shí)刻可能存儲(chǔ)在一個(gè)或多個(gè)第一寄存器中,而相對(duì)于奇交錯(cuò)碼字生成的值在該時(shí)刻上可能存儲(chǔ)在一個(gè)或多個(gè)第二寄存器中。假定在要處理一個(gè)新碼字,即最新碼字CWn的時(shí)間上在執(zhí)行計(jì)算機(jī)數(shù)據(jù)/指針模式,在PTR_TIME中相對(duì)于碼字CWn所采取的第一行動(dòng)是為多達(dá)兩個(gè)指針的每一個(gè)生成以αL表示的一字節(jié)緩沖器指針信息。熟悉本技術(shù)的人員應(yīng)能理解,緩沖器中已存儲(chǔ)了各碼字的各字節(jié)的一個(gè)緩沖器指針位單元。如果設(shè)置了一個(gè)字節(jié)的位單元,則說(shuō)明相對(duì)于與該設(shè)置的位單元對(duì)應(yīng)的碼字字節(jié)出現(xiàn)或存在緩沖器指針。如這里所使用的,利用名詞“緩沖器”指針來(lái)表示以上述方式從該緩沖器得到的指針。這里對(duì)“指針”的所有引用應(yīng)理解為意味著緩沖器指針,除非清楚地從反面標(biāo)識(shí)為“系統(tǒng)”指針。系統(tǒng)指針的生成與使用在下面結(jié)合“操作指針處理”進(jìn)行描述。在系統(tǒng)控制器10的監(jiān)視下,發(fā)生器20在稱作PTR_TIME的階段中為各指針生成以αL表示的一字節(jié)指針信息。這一方面,隨著以時(shí)鐘方式在緩沖器中順序地訪問(wèn)碼字的指針位,當(dāng)遇到第一個(gè)設(shè)置的指針位時(shí),便將一個(gè)指針信號(hào)作用在系統(tǒng)控制器10上。系統(tǒng)控制器10將緩沖器中的位的定時(shí)與碼字字節(jié)位置互相關(guān)聯(lián),并相應(yīng)地記錄為其生成用于第一個(gè)指針的指針信號(hào)的碼字字節(jié)位置。在接收到一個(gè)指針信號(hào)時(shí),系統(tǒng)控制器10在總線GDAT上設(shè)置位0,總線GDAT是作用在門(mén)202及發(fā)生器控制器200上的。將指針初始化值(即1)加載進(jìn)寄存器206(0)中。發(fā)生器控制器200還將信號(hào)作用在通用反饋電路210(0)上來(lái)配置其乘法常數(shù)(見(jiàn)圖2A)。具體地,由于正在生成8位指針字節(jié),系統(tǒng)控制器10將信號(hào)ENA_SC作用在MUX230上,而發(fā)生器控制器200則將信號(hào)ENA_MUL作用在MUX240上,從而乘法器228的乘數(shù)常數(shù)α可在反饋電路210(0)中運(yùn)算。然后,隨著通過(guò)緩沖器中的指針位的定時(shí)以各時(shí)鐘繼續(xù)進(jìn)行,直到碼字的最后時(shí)鐘進(jìn)展中的指針字節(jié)移位到寄存器208(0)中,乘以乘數(shù)常數(shù),并存儲(chǔ)在寄存器206(0)中,最終得出具有格式αL的一個(gè)指針字節(jié)。將第一個(gè)指針字節(jié)代表性地在這里稱作αL0或P0。例如,如果為一個(gè)碼字的第20個(gè)字節(jié)設(shè)置了第一個(gè)指針位,第一個(gè)指針字節(jié)將是α6(到碼字的24字節(jié)數(shù)據(jù)部分的結(jié)尾還剩下四個(gè)后續(xù)時(shí)鐘/字節(jié)及碼字中的兩個(gè)ECC字節(jié),一共在碼字中26個(gè)字節(jié))。如果對(duì)于該碼字在緩沖器中遇到第二個(gè)指針位,便再一次設(shè)置位GDAT(0),作用在發(fā)生器控制器200及門(mén)202上,并由發(fā)生器控制器200記錄為對(duì)應(yīng)于第二指針。這一方面,發(fā)生器控制器200計(jì)數(shù)對(duì)于一個(gè)碼字遇到的指針位的數(shù)目,并輸出指示它的信號(hào)PCNT。發(fā)生器控制器200記錄了已遇到第二指針,因此通過(guò)設(shè)置信號(hào)ENAP1來(lái)通知門(mén)202。門(mén)202通過(guò)加載一個(gè)指針初始化值到寄存器206(1)中,并進(jìn)行[與寄存器206(1)、208(1)、反饋電路210(1)及加法器204(1)并行]與剛才對(duì)第一指針描述的相同操作來(lái)應(yīng)答。第二指針將在通過(guò)該碼字的定時(shí)中的較后面的點(diǎn)上遇到(諸如字節(jié)22)。從而第二指針字節(jié)的乘法將在對(duì)應(yīng)的較后面的階段中開(kāi)始。第二指針字節(jié)是代表性地在這里稱作αL1或P1的。在碼字的字節(jié)22上出現(xiàn)第二指針位的例子中,第二指針字節(jié)將是α4。生成指針字節(jié)(P0或?qū)τ趦芍羔槾a字的P0與P1兩者)之后,將指針字節(jié)并行地從對(duì)應(yīng)的寄存器208(0)、208(1)加載到計(jì)算部件30中,最終位于相應(yīng)的寄存器300(0)、300(1)中供在下面的階段(DATA_TIME)中計(jì)算部件30使用。上面對(duì)指針字節(jié)生成的描述涉及來(lái)自一個(gè)交錯(cuò)的最新碼字。應(yīng)理解,在各PTR_TIME階段中,上述指針字節(jié)生成操作首先對(duì)一個(gè)偶交錯(cuò)碼字出現(xiàn)然后對(duì)奇交錯(cuò)碼字出現(xiàn)。生成后,同樣將奇交錯(cuò)碼字的指針字節(jié)加載進(jìn)計(jì)算部件中,具體地,到寄存器302(0)與302(1)中。將最新的偶交錯(cuò)碼字與最新的奇交錯(cuò)碼字兩者的指針字節(jié)加載進(jìn)計(jì)算部件之后,計(jì)算部件30便在緊隨其后的階段(DATA_TIME)中進(jìn)行指針字節(jié)的處理。關(guān)于這一方面,見(jiàn)下面子標(biāo)題為“操作指針處理”的討論。如果一個(gè)碼字的指針數(shù)超過(guò)2,作為信號(hào)PCNT作用的值將指出該碼字是不能校正的。操作校正子生成(計(jì)算機(jī)數(shù)據(jù)/指針模式)在發(fā)生器20已在階段PTR_TIME中為最新的碼字CWn結(jié)束了生成一個(gè)或多個(gè)指針字節(jié)之后,發(fā)生器20等待下一階段(DATA_TIME)的開(kāi)始。在DATA_TIME中,發(fā)生器20為每一碼字生成兩個(gè)校正子(在這里代表性地表示為S0與S1),諸如為最新的碼字CWn。為了生成校正子,將反饋電路210(0)配置成利用不相乘反饋線220生成校正子S0。將反饋電路210(1)配置成通過(guò)由8位乘法器228實(shí)現(xiàn)乘法來(lái)生成校正子S1(以上面對(duì)指針?biāo)枋龅氖窒嗨频姆绞?。首先將來(lái)自偶交錯(cuò)的最新碼字的第一字節(jié)選通到兩個(gè)寄存器206(0)與206(1)中,然后移位進(jìn)對(duì)應(yīng)的寄存器208(0)、208(1)中。接著將來(lái)自奇交錯(cuò)的最新碼字的第一字節(jié)選通到兩個(gè)寄存器206(0)與206(1)中。隨后將來(lái)自偶交錯(cuò)的最新碼字的第二字節(jié)選通到相對(duì)于偶交錯(cuò)碼字的加法器204(0)、204(1)中。加法器204(0)將第二字節(jié)加在第一字節(jié)上;加法器204(1)在第二字節(jié)上加上第一字節(jié)的α倍。將來(lái)自加法器204(0)與204(1)的和分別加載進(jìn)寄存器206(0)、206(1)。然后將來(lái)自奇交錯(cuò)的最新碼字的第二字節(jié)選通到加法器204(0)、204(1)中。相對(duì)于奇交錯(cuò)碼字,加法器204(0)將第二字節(jié)加在第一字節(jié)上;加法器204(1)在第二字節(jié)上加上第一字節(jié)的α倍。將進(jìn)行中的偶交錯(cuò)校正子移位進(jìn)寄存器208(0)、208(1),同時(shí)將來(lái)自相對(duì)于奇交錯(cuò)碼字的加法器204(0)與204(1)的和分別加載進(jìn)寄存器206(0)、206(1)。為各碼字的其余部分重復(fù)上述步驟,諸如為最新碼字CWn的全部26個(gè)字節(jié)或45個(gè)字節(jié)(取決于是列還是對(duì)角線碼字)。用圖8B中的一列來(lái)描述碼字字節(jié)的處理次序。這便是,對(duì)于偶交錯(cuò)的第一列碼字,首先處理字節(jié)0000,接著字節(jié)0043,接著字節(jié)0086,繼續(xù)到字節(jié)1075。在一對(duì)最新碼字CWn的校正子生成結(jié)束時(shí),偶交錯(cuò)碼字的校正子S0存儲(chǔ)在寄存器208(0)中;偶交錯(cuò)碼字的校正子S1存儲(chǔ)在寄存器208(1)中;奇交錯(cuò)碼字的校正子S0存儲(chǔ)在寄存器206(0)中;奇交錯(cuò)碼字的校正子S1存儲(chǔ)在寄存器206(1)中。如下面所述(見(jiàn)“操作”錯(cuò)誤模式生成),這些校正子值是計(jì)算部件30在緊隨其后的階段(PTR_TIME)中用來(lái)生成錯(cuò)誤模式的。操作指針處理(計(jì)算機(jī)數(shù)據(jù)/指針模式)如上面指出的(見(jiàn)“操作指針生成”),在階段PTR_TIME中,發(fā)生部件20已為一個(gè)偶交錯(cuò)碼字及一個(gè)奇交錯(cuò)碼字兩者生成了多達(dá)兩個(gè)指針字節(jié)(P0、P1又稱αL0、αL1)。在下面的階段DATA_TIME開(kāi)始時(shí),這些指針字節(jié)已存儲(chǔ)如下奇交錯(cuò)碼字的P0與P1分別在寄存器300(0)與300(1)中;偶交錯(cuò)碼字的P0與P1分別在寄存器302(0)與302(1)中。在DATA_TIME中,計(jì)算部件20為奇交錯(cuò)碼字與偶交錯(cuò)碼字兩者處理指針P0、P1。對(duì)于首先處理的奇交錯(cuò)碼字,計(jì)算器30在DATA_TIME中執(zhí)行的處理為奇碼字指針P0、P1的基轉(zhuǎn)換(到β基表示)。對(duì)于后面處理的偶交錯(cuò)碼字,計(jì)算器30在DATA_TIME中執(zhí)行的處理不僅包含將偶碼字指針P0、P1轉(zhuǎn)換到β基表示,還包含(在存在兩個(gè)指針時(shí))以下述方式用基轉(zhuǎn)換后的指針形成一個(gè)反相的和。對(duì)于各碼字,計(jì)算部件30的處理發(fā)生在兩種情況之一中。第一種情況是在相對(duì)于一個(gè)碼字最多生成一個(gè)緩沖器指針時(shí)實(shí)現(xiàn)的。第二種情況是在相對(duì)于一個(gè)碼字生成兩個(gè)緩沖器指針時(shí)實(shí)現(xiàn)的。對(duì)于情況1的緩沖器指針處理,計(jì)算部件30將一個(gè)指針P0(如果存在的話)從α基表示轉(zhuǎn)換成β基表示。對(duì)于情況2的緩沖器指針處理,計(jì)算部件30將兩個(gè)指針P0與P1都從α基表示轉(zhuǎn)換成β基表示,并用β基表示計(jì)算下述表達(dá)式(以后稱作兩個(gè)指針和的倒數(shù))1αL0+αL1]]>也寫(xiě)作1P0+P1]]>計(jì)算部件30在階段DATA_TIME中為偶交錯(cuò)碼字形成兩個(gè)指針和的倒數(shù)。如果需要為奇交錯(cuò)碼字形成兩個(gè)指針和的倒數(shù),這一指針和的倒數(shù)是在緊隨其后的階段POINTER_TIME中形成的。指針處理示出在圖10中。圖10的步驟1002到步驟1016是由計(jì)算部件30在階段DATA_TIME中執(zhí)行的。步驟1020到步驟1024是在緊隨其后的POINTER_TIME階段中執(zhí)行的。在步驟1002,計(jì)算部件30將奇交錯(cuò)碼字的P0、P1轉(zhuǎn)換成β表示。然后在步驟1004,將奇交錯(cuò)碼字的β轉(zhuǎn)換后的指針P0、P1移到寄存器302(0)、302(1)中臨時(shí)存儲(chǔ)?;旧贤瑫r(shí),在步驟1006將偶交錯(cuò)碼字的未轉(zhuǎn)換的指針P0、P1從寄存器302(0)、302(1)移到寄存器300(0)、300(1)中以待進(jìn)行基轉(zhuǎn)換。在步驟1008發(fā)生偶交錯(cuò)碼字的指針P0、P1到β基的轉(zhuǎn)換。在步驟1010,在寄存器401中形成偶碼字的和的倒數(shù),將它保持在那里直到下一階段。在步驟1014,將所有指針都移到校正部件60中臨時(shí)存儲(chǔ)。這一方面,在步驟1012,將偶碼字的指針P0、P1分別從寄存器300(0)、300(1)移到指針寄存器640(0)、640(1)中;將奇碼字的指針P0、P1分別從寄存器302(0)、302(1)移到指針寄存器650(0)、650(1)中。隨著指針的并串行移位到校正部件60中,發(fā)生器20生成的校正子移位到寄存器300、302中(用步驟1016反映)。在POINTER_TIME中,為偶交錯(cuò)碼字處理了錯(cuò)誤值(用步驟1018描述)之后,在步驟1020校正部件60通過(guò)分別從寄存器640(0)、640(1)中將它們的值串行輸出到求和電路670中而將奇碼字的指針P0、P1相加。求和電路670產(chǎn)生的和(P_SUM上的串行位)通過(guò)MUX441加載到寄存器401中(步驟1022)。在步驟1024,計(jì)算部件30形成寄存器401中的奇碼字的P0+P1之和的倒數(shù)。此后,如用步驟1026所描述,計(jì)算部件30處理奇交錯(cuò)碼字的錯(cuò)誤值。計(jì)算部件30所執(zhí)行的基轉(zhuǎn)換、加法與求倒數(shù)運(yùn)算顯示出計(jì)算部件30的通用性。下面更詳細(xì)地討論這些運(yùn)算。圖11中描述了包含在指針P0、P1到β基表示的轉(zhuǎn)換中的步驟。指針P0位于寄存器300(0)中。在步驟1102,將指針P0(通過(guò)MUX441在線S0(0)上)加載進(jìn)寄存器401中。在步驟1104,將(線R1_CONST_IN上的)常數(shù)“1”(通過(guò)MUX440)加載進(jìn)寄存器400中。進(jìn)行面向位的卷積運(yùn)算(步驟1106),將寄存器400與401的內(nèi)積的位作為信號(hào)IP串行輸出。在面向位的卷積中,通過(guò)加法器490與反饋電路450將α反饋?zhàn)饔迷诩拇嫫?00上。作為信號(hào)IP串行輸出的值便是β基表示的指針P0。在步驟1108,通過(guò)確定路徑通過(guò)與門(mén)324、異或門(mén)328、異或門(mén)330、MUX310(0)到寄存器300(0)將β基表示的指針P0加載回寄存器300(0)。如果存在指針P1,便執(zhí)行圖11的其余步驟。這一方面,指針P1位于寄存器300(1)中。在步驟1112,(通過(guò)MUX441在線S1(0)上)將指針P1加載進(jìn)寄存器401中。以步驟1104相同的方式,(通過(guò)MUX440)將(線R1_CONST_1N上的)常數(shù)“1”加載進(jìn)寄存器400中。進(jìn)行面向位的卷積運(yùn)算(步驟1114),將寄存器400與401的內(nèi)積的位作為信號(hào)IP串行輸出。在面向位的卷積中,通過(guò)加法器490與反饋電路450將α-反饋?zhàn)饔迷诩拇嫫?00上。作為信號(hào)IP串行輸出的值便是β基表示的指針P1。在步驟1116,通過(guò)確定經(jīng)過(guò)與門(mén)324、異或門(mén)328及MUX310(1)到寄存器300(1)的路徑,將β基表示的指針P1加載回寄存器300(1)中。情況2包含指針P0與P1到β基表示的情況1的轉(zhuǎn)換。圖12中示出在指針P0與P1從α基表示到β基表示的轉(zhuǎn)換以后,包含在情況2的加法與求倒數(shù)計(jì)算中的步驟。可以回憶起轉(zhuǎn)換后的指針P0與P1分別在寄存器300(0)與300(1)中。在步驟1202,將指針P0串行移位出寄存器300(0)通過(guò)與門(mén)322到異或門(mén)330,同時(shí)將指針P1串行移位出寄存器300(1)通過(guò)與門(mén)326及異或門(mén)328到異或門(mén)330。在步驟1204,P0與P1被異或門(mén)330相加,其和作為串行信號(hào)S_SUM出現(xiàn)。然后對(duì)P0+P1之和進(jìn)行求倒數(shù)運(yùn)算。在步驟1208,將P0+P1之和加載進(jìn)寄存器400。在步驟1210,利用寄存器400與401進(jìn)行面向位的卷積。在面向位的卷積中,通過(guò)加法器490及反饋電路450將α-反饋?zhàn)饔迷诩拇嫫?00上。從結(jié)合在這里的名為“有限域反演”的ChrisZook在1993年11月4日提交的序列號(hào)位08/147,758的美國(guó)專利申請(qǐng)中所理解的,卷積生成對(duì)應(yīng)于一個(gè)m位值的電信號(hào)并將其存儲(chǔ)在寄存器401中。寄存器401中的值為第一基表示并且是由卷積生成的,使得對(duì)于k<m-1,寄存器400(包含β基表示的和P0+P1)與αKB(其中B為寄存器401中的值)的內(nèi)積等于0。從而,卷積在寄存器401中產(chǎn)生P0+P1之和的倒數(shù),所產(chǎn)生的倒數(shù)(P0+P1)-1為α基表示。再次指出,結(jié)合求倒數(shù)運(yùn)算,在圖4中所示的電路中,選擇α0來(lái)使t=0,從而圖4的電路進(jìn)行求倒數(shù)運(yùn)算的α-t乘數(shù)為乘以1的乘法。在DATA_TIME結(jié)束時(shí),偶交錯(cuò)碼字的兩個(gè)指針之和的倒數(shù)(如果需要生成)位于寄存器401中,偶交錯(cuò)碼字與奇交錯(cuò)碼字的校正子分別存儲(chǔ)在寄存器300、302中,偶碼字的指針存儲(chǔ)在寄存器640中,而奇碼字的指針則存儲(chǔ)在寄存器642中。操作錯(cuò)識(shí)模式生成(計(jì)算機(jī)數(shù)據(jù)/指針模式)如上所述,在階段DATA_TIME中發(fā)生器20為偶交錯(cuò)碼字與奇交錯(cuò)碼字兩者生成校正子S0、S1。在緊隨生成碼字校正子之后的PTR_TIME階段中,計(jì)算部件30為碼字生成多達(dá)兩個(gè)錯(cuò)誤模式(E0、E1)。在PTR_TIME階段中,計(jì)算部件30首先為偶交錯(cuò)碼字生成錯(cuò)誤模式,然后為奇交錯(cuò)碼字生成錯(cuò)誤模式。一個(gè)碼字的錯(cuò)誤模式生成出現(xiàn)在兩種情況之一中。當(dāng)一個(gè)碼字具有少于兩個(gè)指針時(shí)出現(xiàn)第一種情況的錯(cuò)誤模式生成。而當(dāng)一個(gè)碼字具有兩個(gè)指針時(shí)出現(xiàn)第二種情況的錯(cuò)誤模式生成。圖13例示第一種情況的錯(cuò)誤模式生成;圖14例示第二種情況的錯(cuò)誤模式生成。在第一種情況中,如果一個(gè)碼字只有一個(gè)單一的錯(cuò)誤指針(P0),該碼字的單一錯(cuò)誤模式將是S0。即碼字的錯(cuò)誤模式E0便是S0,即E0=S0(S0為碼字的第一校正子)。然而對(duì)于這種單一錯(cuò)誤情況,計(jì)算部件30為該錯(cuò)誤生成其本身的系統(tǒng)指針(與緩沖器指針相對(duì)),然后保證系統(tǒng)指針與緩沖器指針都指向碼字的同一字節(jié)。第一種情況錯(cuò)誤模式生成方案考慮到下述關(guān)系進(jìn)行操作S1S0=αL→S1=S0αL]]>如果上述關(guān)系保持正確,便確認(rèn)了存在一個(gè)單一的錯(cuò)誤。在上述考慮中,在圖13的步驟1302,計(jì)算部件30力圖計(jì)算出一個(gè)系統(tǒng)指針。步驟1302中的細(xì)節(jié)包含若干子步驟。在子步驟1302-2,將S0轉(zhuǎn)換成β基表示(以前面討論中知道的方式)并將其移至寄存器402中。類(lèi)似地,在子步驟1302-4,將S1轉(zhuǎn)換成β基表示并將其移入寄存器300(1)中。然后在子步驟1302-6,將常數(shù)α-1加載進(jìn)寄存器400(通過(guò)MUX440)并將常數(shù)α0加載進(jìn)寄存器401(通過(guò)MUX441)。在步驟1302-8,以寄存器400及402以反饋定時(shí)進(jìn)行面向位的卷積。結(jié)合步驟1302-8,操作MUX440與443來(lái)允許來(lái)自各反饋電路450、452的反饋加法。在卷積中,值S0αL保持在寄存器402中。隨著卷積的出現(xiàn),如用子步驟1302-10指出的,用比較電路350的加法器362將寄存器402的內(nèi)容(值S0αL)加在S1(包含在寄存器300(1)中)上。當(dāng)值S0αL與S1相等時(shí)(如用或門(mén)372檢測(cè)到的),信號(hào)SEDB關(guān)掉。如果信號(hào)SEDB并未關(guān)掉(在子步驟1302-12中判定的),便確定碼字是不能校正的(子步驟1302-14)。如果并在信號(hào)SEDB關(guān)掉時(shí),寄存器400中的值便成為碼字的計(jì)算出的系統(tǒng)指針(子步驟1302-16)。在步驟1302計(jì)算出系統(tǒng)指針后,在步驟1304計(jì)算電路30保證系統(tǒng)指針與緩沖器提供的指針是相同的。為了進(jìn)行比較,在子步驟1304-2將系統(tǒng)指針從寄存器400移入寄存器402中。在子步驟1304-4,將緩沖器指針移入寄存器400中。用加法器364(見(jiàn)圖3A)將系統(tǒng)指針(路由通過(guò)加法器362)加到緩沖器指針上(子步驟1304-6)。如果指針值相等,便接通比較電路360生成的輸出信號(hào)ROOT。如果ROOT不變成高(子步驟1304-8),碼字便是不能校正的(子步驟1304-10)。當(dāng)ROOT成為高時(shí),緩沖器指針得到確認(rèn)(子步驟1304-12)。在步驟1304確認(rèn)了緩沖器指針時(shí),在步驟1306將緩沖器指針移回到校正部件60的P0指針寄存器中。由于只有一個(gè)錯(cuò)誤,剛好在移動(dòng)之前,寄存器400中的緩沖器指針值是用反饋(α8)定時(shí)的,從而緩沖器指針成為緩沖器指針的偏移量(如αL+8)。在校正部件60中這一碼字的P1指針寄存器是設(shè)定為零的(步驟1308)。在第一種情況錯(cuò)誤模式生成的末尾,錯(cuò)誤模式S0=E0(從α基表示)保持在寄存器300中。在第二種情況錯(cuò)誤模式生成中,計(jì)算部件30計(jì)算兩個(gè)錯(cuò)誤值(E0、E1)。這兩個(gè)錯(cuò)誤值計(jì)算如下E1=S1+S0αL0αL0+αL1]]>E0=S0+E1從而,E1的確定必須在E0的確定前面。圖14示出包含在第二種情況的錯(cuò)誤模式生成中的基本步驟。在步驟1402,主要利用圖5的基轉(zhuǎn)換器電路將校正子S1(以α基表示)轉(zhuǎn)換成β基表示。轉(zhuǎn)換是通過(guò)啟動(dòng)信號(hào)S1_L2H(允許從最高位開(kāi)始繼續(xù)到最低位串行讀出S1)及定時(shí)來(lái)自反饋電路450的反饋來(lái)完成的,從而將S1(以逆向位次序讀出)逐位加在反饋信號(hào)上,借此在寄存器400中生成S1的β基表示。在完成基轉(zhuǎn)換時(shí),將β轉(zhuǎn)換的S1值移回寄存器300(1)中。將緩沖器指針P0(以形式αL0)從校正部件60移入寄存器400并將S0移入寄存器401,并同時(shí)將寄存器401的以前內(nèi)容[即(P0+P1)-1]臨時(shí)移到校正單元60。在步驟1404,通過(guò)用反饋定時(shí)寄存器400得出因子S0αL0從而在線IP上得到一個(gè)所要求的內(nèi)積信號(hào)序列。在步驟1406通過(guò)求和電路320將線IP上的串行序列與寄存器300(1)的內(nèi)容(S1)相加而得出項(xiàng)S1+S0αL0。然后將寄存器300(1)的內(nèi)容[S1+S0αL0]移入寄存器400中。然后,在步驟1408,通過(guò)用存儲(chǔ)在寄存器400中的因子S1+S0αL0去乘因子1αL0+αL1]]>(從指針寄存器P0(即寄存器640(0))得到并移入寄存器401的)而形成E1之積。乘法出現(xiàn)在面向位的卷積期間當(dāng)通過(guò)反饋電路450用反饋來(lái)定時(shí)寄存器400時(shí)發(fā)生乘法。將作為信號(hào)IP生成的內(nèi)積序列作用在寄存器300(1)上,而成為E1。實(shí)現(xiàn)步驟1410、1412與1414來(lái)得出E0。在步驟1410,主要利用圖5的基轉(zhuǎn)換電路將E1從β基表示轉(zhuǎn)換回α基表示。通過(guò)將E1從寄存器300(1)移入寄存器400中(通過(guò)與門(mén)482)及逐位相加來(lái)自反饋電路450的定時(shí)的反饋而產(chǎn)生這一轉(zhuǎn)換。然后將E1(這時(shí)是寄存器400中的位逆序的α基表示)移到寄存器300(1)。在寄存器300(1)從低移位到高時(shí),S0(仍為α基)保持在寄存器300(0)中。在步驟1412,通過(guò)求和電路320得出和S0+E1=E0,并將其放回寄存器300(0)中。然后,在已經(jīng)計(jì)算出兩個(gè)錯(cuò)誤模式值E0與E1時(shí),在步驟1414將碼字的錯(cuò)誤模式E0、E1移入校正部件60的錯(cuò)誤寄存器中。操作校正(計(jì)算機(jī)數(shù)據(jù)/指針模式)在校正一對(duì)(偶交錯(cuò)與奇交錯(cuò))碼字時(shí),校正部件60已在其指針寄存器640、650中存儲(chǔ)有確認(rèn)過(guò)的指針P0、P1,并在其錯(cuò)誤寄存器610、620中存儲(chǔ)有錯(cuò)誤模式E0、E1。校正部件60為了校正目的訪問(wèn)在階段DATA_TIME中在緩沖器中正在處理的塊。塊中的各碼字是在連續(xù)的時(shí)鐘周期中受到訪問(wèn)的。當(dāng)碼字的指針(作為圖6中的線LOC_E上的輸出)對(duì)應(yīng)于當(dāng)前定時(shí)的碼字字節(jié)時(shí),便利用通過(guò)MUX635作用在總線ERR上的對(duì)應(yīng)錯(cuò)誤模式(E0或E1)來(lái)校正緩沖器中的出錯(cuò)字節(jié)。與這一校正處理同時(shí),EDC校驗(yàn)器系統(tǒng)70正在執(zhí)行對(duì)一塊緩沖器的CRC檢驗(yàn)(見(jiàn)“操作EDC校驗(yàn)”)。操作概述(帶子碼的音頻)子碼模式操作用圖15中所描述的基本步驟概述。在子碼模式中,圖1的糾錯(cuò)系統(tǒng)試圖用分散在數(shù)字音頻數(shù)據(jù)中的子碼包(示出在圖8A中)來(lái)執(zhí)行校正。步驟1510A與1510B涉及對(duì)包生成校正子。在步驟1510A中,利用前四個(gè)字節(jié)(包的“Q”部分)來(lái)生成Q部分上的校正子S0、S1,及開(kāi)始生成整個(gè)包上的校正子S2、S3。在步驟1510B中,利用包的其余字節(jié)(如包的“P”部分)來(lái)完成整個(gè)包上的S2、S3的生成,及生成包的“P”部分上的校正子S0、S1。如對(duì)圖8A所理解的,在例示的實(shí)施例中,包的第一或“Q”部分由前四個(gè)6位字節(jié)(諸如符號(hào)0-3)構(gòu)成而包的第二或“Q”部分由其余的20個(gè)6位字節(jié)(諸如符號(hào)4-23)構(gòu)成。通常利用包的第一或“Q”部分作包標(biāo)識(shí)信息,而包的第二或“P”部分則包含數(shù)字?jǐn)?shù)據(jù)等。生成了包的“Q”部分上的校正子(即S0與S1);包的“P”部分上的校正子S0與S1;及整個(gè)包上的校正子S2與S3之后,系統(tǒng)控制器10分析這些校正子(見(jiàn)步驟1520)。步驟1520的分析得出四種可能情況并對(duì)其中三種應(yīng)用不同的校正策略。根據(jù)第一種情況,錯(cuò)誤出現(xiàn)在包的P部分中但不出現(xiàn)在包的Q部分中,從而提示系統(tǒng)控制器10執(zhí)行雙錯(cuò)誤檢測(cè)策略[DED](由圖15中步驟1530例示)。根據(jù)第二種情況,錯(cuò)誤出現(xiàn)在包的P與Q兩部分中,從而提示系統(tǒng)控制器10在包的兩個(gè)部分上執(zhí)行單錯(cuò)誤檢測(cè)策略[SED](由圖15中步驟1540例示)及隨后在經(jīng)過(guò)校正的碼字上重新生成校正子(由圖15中步驟1541例示)。根據(jù)第三種情況,錯(cuò)誤出現(xiàn)在包的Q部分中但不出現(xiàn)在包的P部分中,從而提示系統(tǒng)控制器10執(zhí)行四重錯(cuò)誤檢測(cè)策略[QD](由圖15中步驟1550例示)。根據(jù)第四種情況,所有校正子為零(表示包中不存在錯(cuò)誤)。操作校正子生成(帶子碼的音頻)如圖15中所指出的,子碼的校正子生成包含兩個(gè)獨(dú)立的生成階段(由步驟1510A與1510B描述)。在步驟1510A中,利用前面四個(gè)字節(jié)(包的“Q”部分)來(lái)生成Q部分上的校正子S0、S1及開(kāi)始生成整個(gè)包上的校正子S2、S3。在步驟1510B中,利用包的其余字節(jié)(如包的“P”部分)來(lái)完成整個(gè)包上的S2、S3的生成及生成包的“P”部分上的校正子S0、S1。在子碼校正子生成中,兩次將子碼包的各字節(jié)(見(jiàn)圖8A)定時(shí)到發(fā)生器20中,一次用于生成子碼校正子S0、S1及一次用于生成校正子S2、S3。從而,在生成子碼校正子時(shí),不像生成計(jì)算機(jī)數(shù)據(jù)的校正子中那樣將寄存器206、208用于不同交錯(cuò),而是用于子碼的不同校正子。表1描述用于子碼校正子生成的寄存器206、208的移位及反饋乘法運(yùn)算。表1表1的第一行示出第一數(shù)據(jù)字節(jié)是如何加載進(jìn)寄存器中的,將各寄存器中的第一數(shù)據(jù)字節(jié)標(biāo)為S0、S1、S2與S3來(lái)指將從它們中生成的校正子。表1的第一行后面,執(zhí)行對(duì)應(yīng)于表1的后面6行的6個(gè)步驟。表1的第5與6行示出在兩個(gè)時(shí)鐘周期中第二數(shù)據(jù)字節(jié)的相加,首先在行5中加在校正子S0與S1上,然后(在移位寄存器值之后)在行6中加在校正子S2與S3上。行7示出校正子的進(jìn)一步移位,準(zhǔn)備好為下一個(gè)數(shù)據(jù)字節(jié)的未示出的加法。在加上下一個(gè)數(shù)據(jù)字節(jié)之前,應(yīng)理解表1的行7中成為用于各校正子的更新值的表達(dá)式(諸如S1α+D)在加上下一數(shù)據(jù)字節(jié)之前將成為S1。表1的行7之后,以對(duì)表1例示的相同方式加上下面的數(shù)據(jù)字節(jié)。這便是,對(duì)于各子碼數(shù)據(jù)字節(jié),執(zhí)行由表1的行2到7所反映的6個(gè)步驟,6個(gè)時(shí)鐘中只有2個(gè)實(shí)際上包含在引入新數(shù)據(jù)字節(jié)中。對(duì)于表1中的6個(gè)步驟,應(yīng)指出寄存器206的內(nèi)容總是移位進(jìn)寄存器208中。總是向寄存器206饋送寄存器208的內(nèi)容乘以“1”或“α”。是出現(xiàn)乘以“1”還是乘以“α”的乘法是基于MUX230、240的設(shè)定的(見(jiàn)圖2A)。在執(zhí)行了四次表1的六個(gè)步驟之后(即在發(fā)生器20中加上了前面四個(gè)數(shù)據(jù)字節(jié)之后),寄存器208(0)中包含包的Q部分上生成的子碼校正子S0,而寄存器208(1)中包含在包的Q部分上計(jì)算出的子碼校正子S1。在這一點(diǎn)上,將包的Q部分上的子碼校正子S0、S1加載進(jìn)計(jì)算部件30中,從而完成圖15的步驟1510A。卸載了包的Q部分上校正子S0、S1之后,重新切換寄存器206、208的內(nèi)容(即如表1的最后一行中),并為包的第五與其余字節(jié)重復(fù)這六個(gè)步驟。然而,為了生成包的P部分上的校正子S0、S1,要清除包含包的Q部分上的校正子S0、S1的寄存器,從而將包的第五字節(jié)加載進(jìn)其中。從而,在子碼包的全部24個(gè)字節(jié)進(jìn)入了發(fā)生器20,并為各字節(jié)執(zhí)行了表1的步驟之后,寄存器208(0)與208(1)中將最終分別包含在包的Q部分上生成的子碼校正子S0、S1,而寄存器206(0)、206(1)中將最終分別包含在整個(gè)包上生成的子碼校正子S2、S3,從而完成了圖15的步驟1510B。操作雙錯(cuò)誤檢測(cè)(帶子碼的音頻)圖15A示出在圖15的步驟1530中執(zhí)行的子步驟(即在子碼校正子的計(jì)算指明錯(cuò)誤只位于子碼包的P部分中而不在子碼包的Q部分中時(shí))。從而圖15A示出包含在用于子碼的本發(fā)明的雙錯(cuò)誤檢測(cè)(DED)過(guò)程中的子步驟。在子步驟1530-2,為子步驟1530-4的根搜索以計(jì)算部件30可使用的形式生成錯(cuò)誤定位器多項(xiàng)式。通常,錯(cuò)誤定位器多項(xiàng)式具有子碼方程1的形式1+σ1′Δαk+σ2′Δα2k=0]]>但由于根搜索通常是向后進(jìn)行的,子碼方程1必須乘以α-n(其中n為19),并且為了產(chǎn)生根搜索可利用的子碼方程2而方便地乘以ΔΔ+α-nσ1′α-k+α-2nσ2′α-2k=0子碼方程2的錯(cuò)誤定位器多項(xiàng)式是以對(duì)圖15A中子步驟1530-2-2至1530-2-8所示的方式生成的。子碼方程2的錯(cuò)誤定位器多項(xiàng)式是用圖15的步驟1510A、1510B上生成的校正子S0(P上)、S1(P上)、S2與S3生成的。首先,在子步驟1530-2-2用下述子碼方程3生成項(xiàng)σ2′α-nσ2α-n=S1S3α-n+S22α-n然后,在子步驟1530-2-4,通過(guò)將子碼方程3得出的值上乘以α-n生成項(xiàng)σ2α-2n。在子步驟1530-2-6用下述子碼方程4得出項(xiàng)σ1α-nσ1α-n=S0S3α-n+S1S2α-n最后,在步驟1530-2-8用下述子碼方程5得出項(xiàng)ΔΔ=S0S2+S12在步驟1530-4,計(jì)算部件30通過(guò)加載σ2α-2n的值到寄存器400中,加載Δ的值到寄存器300(1)中、加載σ1α-n的值到寄存器402中并用圖3A的求和電路求出這三個(gè)寄存器的內(nèi)容之和,而進(jìn)行根搜索。對(duì)于每一個(gè)根搜索迭代,寄存器400兩次用反饋定時(shí)(為α-2n項(xiàng))而寄存器402用反饋定時(shí)一次(為α-n項(xiàng))。當(dāng)定位了一個(gè)根時(shí),發(fā)生部件20必須生成一個(gè)形式αL的錯(cuò)誤定位器字節(jié)。這一方面,當(dāng)定位了一個(gè)根時(shí),便設(shè)置GDAT的位0(如子步驟1530-4所指出的)。參照帶指針的計(jì)算機(jī)數(shù)據(jù)所發(fā)生的形式αL的錯(cuò)誤指針字節(jié)的類(lèi)似生成(已在上面描述過(guò))便能理解發(fā)生部件20的錯(cuò)誤定位器字節(jié)的生成。在子步驟1530-8與1530-12對(duì)在子步驟1530-4的卷積中檢測(cè)到的根的數(shù)目與位置進(jìn)行判定。這些判定決定對(duì)具有檢測(cè)到的根的錯(cuò)誤要發(fā)生什么類(lèi)型的校正(如果有的話)。例如,如果在子步驟1530-8上判定在前三個(gè)單元的三個(gè)中檢測(cè)到了根,則在子步驟1530-10上,計(jì)算部件30執(zhí)行單糾錯(cuò)過(guò)程。在子步驟1530-10上執(zhí)行的單糾錯(cuò)過(guò)程基本上與上面討論的用于帶指針的計(jì)算機(jī)數(shù)據(jù)的相同(見(jiàn)諸如名為“操作指針處理[情況1]”及“操作錯(cuò)誤模式生成[情況1]”的前文中的討論)。在子步驟1530-10的指針處理與錯(cuò)誤模式生成中,利用子碼校正子S0、S1(都是在包的P部分上的)。作為錯(cuò)誤模式生成的結(jié)果,校正部件60利用錯(cuò)誤指針與錯(cuò)誤模式來(lái)校正子碼包的P部分中的單個(gè)出錯(cuò)字節(jié)。如果在子步驟1530-12判定子碼包中少于兩個(gè)根,便確定了該包是不能校正的。當(dāng)判定對(duì)子碼包存在兩個(gè)根時(shí),為了校正這兩個(gè)錯(cuò)誤,計(jì)算部件30進(jìn)行雙擦除校正過(guò)程(由子步驟1530-14描述)。在子步驟1530-14上執(zhí)行的雙擦除校正過(guò)程基本上與上面討論的用于帶指針的計(jì)算機(jī)數(shù)據(jù)的相同(見(jiàn)諸如名為“操作指針處理[情況2]”及“操作錯(cuò)誤模式生成[情況2]”的上文中的討論)。在子步驟1530-14的指針處理與錯(cuò)誤模式生成中,利用子碼校正子S0、S1(都是在包的P部分上的)。作為錯(cuò)誤模式生成的結(jié)果,校正部件60利用錯(cuò)誤指針與錯(cuò)誤模式來(lái)校正子碼包的P部分中的兩個(gè)出錯(cuò)字節(jié)。雖然計(jì)算步驟沒(méi)有在這里具體說(shuō)明,應(yīng)當(dāng)理解計(jì)算部件60執(zhí)行在子步驟1530-4的根搜索中使用的σ2α-2n、Δ及σ1α-n的計(jì)算。操作單錯(cuò)誤檢測(cè)(帶子碼的音頻)當(dāng)在圖15的步驟1520上判定子碼包(見(jiàn)圖8A)的Q部分與P部分中都存在錯(cuò)誤時(shí),便對(duì)子碼包的兩個(gè)部分分開(kāi)進(jìn)行單錯(cuò)誤檢測(cè)操作(步驟1540)。步驟1540的單錯(cuò)誤檢測(cè)(SED)操作更詳細(xì)地示出在圖15B中。作為第一子步驟(子步驟1540-2),對(duì)包的Q部分執(zhí)行錯(cuò)誤檢測(cè)/校正。在子步驟1540-2,利用在包的Q部分上生成的子碼校正子值S0、S1來(lái)進(jìn)行與結(jié)合計(jì)算機(jī)數(shù)據(jù)的情況1描述的相同錯(cuò)誤指針處理與錯(cuò)誤模式生成。這一方面,見(jiàn)諸如名為“操作指針處理[情況1]”及“操作錯(cuò)誤模式生成[情況1]”的上文中的討論。結(jié)合子步驟1540-2,校正部件60利用這樣生成的錯(cuò)誤指針與錯(cuò)誤模式來(lái)校正子碼包的Q部分中的出錯(cuò)字節(jié)。第二,在子步驟1540-4上,對(duì)包的P部分執(zhí)行錯(cuò)誤檢測(cè)/校正。在子步驟1540-4中,利用在包的Q部分上生成的子碼校正子值S0、S1來(lái)進(jìn)行結(jié)合計(jì)算機(jī)數(shù)據(jù)的情況1描述的相同錯(cuò)誤指針處理與錯(cuò)誤模式生成。這一方面,再參見(jiàn)諸如名為“操作指針處理[情況1]”及“操作錯(cuò)誤模式生成[情況1]”的上文中的討論。結(jié)合子步驟1540-2,校正部件60利用這樣生成的錯(cuò)誤指針與錯(cuò)誤模式來(lái)校正子碼包的P部分中的出錯(cuò)字節(jié)。如圖15的步驟1541中所示,分別在子步驟1540-2與1540-4上試圖校正子碼包的Q與P部分之后,以上述相同的方式(見(jiàn)諸如“操作校正子生成(帶子碼的音頻)”)再次重新生成所有子碼校正子。如果重新生成的所有校正子為零,便認(rèn)為該子碼包是可校正的。操作四重擦除校正(帶子碼的音頻)當(dāng)在圖15的步驟1520上判定錯(cuò)誤只存在在子碼包的Q部分中時(shí)(見(jiàn)圖8A),例如包的P部分上的S0與S1為零,便對(duì)該子碼包的Q部分進(jìn)行步驟1550的四重擦除校正。在子步驟1550-2,在子步驟1550-4上計(jì)算出四個(gè)錯(cuò)誤模式E0、E1、E2與E3。各錯(cuò)誤模式是用下述方程生成的Ek=S0ak0+S1ak1+S2ak2+S3ak3其中根據(jù)表2選擇ak0、ak1、ak2與ak3的記錄值。表2</tables></tables>在子步驟1550-2計(jì)算出四個(gè)錯(cuò)誤模式E0、E1、E2與E3之后,(在子步驟1550-4)進(jìn)行檢驗(yàn)來(lái)保證至少一個(gè)錯(cuò)誤模式為零。這是減少誤校正的概率。如果無(wú)一錯(cuò)誤模式為零,則認(rèn)為子碼包是不能校正的。這些錯(cuò)誤模式是校正部件60為了校正子碼包的Q部分中的三個(gè)或三個(gè)以下出錯(cuò)字節(jié)而使用的。雖然已經(jīng)參照其較佳實(shí)施例具體展示與描述了本發(fā)明,熟悉本技術(shù)的人員應(yīng)能理解可在其中作出形式上與細(xì)節(jié)上的各種改變而仍不脫離本發(fā)明的精神與范圍。權(quán)利要求1.一種用于對(duì)表示包含在數(shù)據(jù)的糾錯(cuò)中的值的電信號(hào)執(zhí)行運(yùn)算的電路,該電路包括一個(gè)第一寄存器體;連接在第一寄存器體中所選擇的寄存器上的一個(gè)反饋乘法器,用于將第一寄存器體的內(nèi)容乘以一個(gè)反饋乘數(shù);一個(gè)第二寄存器體;一個(gè)內(nèi)積電路,用于對(duì)第一寄存器體的內(nèi)容與第二寄存器體的內(nèi)容生成一個(gè)內(nèi)積;一個(gè)第三寄存器體;一個(gè)加法器,用于利用至少由內(nèi)積電路生成的內(nèi)積與第三寄存器體的內(nèi)容更新第二寄存器體的內(nèi)容;其中第二寄存器體與第三寄存器體中至少一個(gè)具有一個(gè)串行輸入端,借此可將一個(gè)多位值串行加載到其中。2.權(quán)利要求1的裝置,其中該第二寄存器體具有一個(gè)串行輸入端,借此能將一個(gè)多位值串行加載進(jìn)第二寄存器體中,并且還包括一個(gè)第二寄存器體加載開(kāi)關(guān),用于連接第二寄存器體的串行輸入端,從而可將多個(gè)串行多位值中所選擇的一個(gè)加載進(jìn)第二寄存器體中。3.權(quán)利要求2的裝置,其中該第二寄存器體加載開(kāi)關(guān)為一個(gè)多路復(fù)用器。4.權(quán)利要求2的裝置,還包括一個(gè)第一多位存儲(chǔ)寄存器;一個(gè)第二多位存儲(chǔ)寄存器;以及其中該第二寄存器體加載開(kāi)關(guān)是連接到包含一組第二寄存器體串行輸入線的多條輸入線上的,將該組第二寄存器體串行輸入線中的第一條線連接在第一多位存儲(chǔ)寄存器上,并將該組第二寄存器體串行輸入線中的第二條線連接在第二存儲(chǔ)寄存器上。5.權(quán)利要求4的裝置,其中第一多位存儲(chǔ)寄存器與第二多位存儲(chǔ)寄存器為串行移位寄存器。6.權(quán)利要求4的裝置,其中第一多位存儲(chǔ)寄存器與第二多位存儲(chǔ)寄存器中至少一個(gè)是有選擇地連接成將來(lái)自第一寄存器體、第二寄存器體與第三寄存器體中至少一個(gè)的值加載在其中的。7.權(quán)利要求6的裝置,其中第二多位存儲(chǔ)寄存器是有選擇地連接成將來(lái)自至少第一寄存器體的值加載在其中的。8.權(quán)利要求2的裝置,其中可將一個(gè)常數(shù)值通過(guò)第二寄存器體加載開(kāi)關(guān)串行加載進(jìn)第二寄存器體中。9.權(quán)利要求1的裝置,其中第三寄存器體具有一個(gè)串行輸入端,借此多位值能串行加載進(jìn)第三寄存器體中,并且還包括一個(gè)第三寄存器體加載開(kāi)關(guān),用于連接第三寄存器體的串行輸入端,從而能將多個(gè)串行多位值中所選擇的一個(gè)加載進(jìn)第三寄存器體中。10.權(quán)利要求9的裝置,其中該第三寄存器體加載開(kāi)關(guān)為一個(gè)多路復(fù)用器。11.權(quán)利要求9的裝置,還包括一個(gè)第一多位存儲(chǔ)寄存器;一個(gè)第二多位存儲(chǔ)寄存器;以及其中該第三寄存器體加載開(kāi)關(guān)連接在包含一組第三寄存器體串行輸入線的多條輸入線上,該組第三寄存器體串行輸入線中的第一條線連接在第一多位存儲(chǔ)寄存器上,及該組第三寄存器體串行輸入線中的第三條線連接在第二存儲(chǔ)寄存器上。12.權(quán)利要求11的裝置,其中第一多位存儲(chǔ)寄存器與第二多位存儲(chǔ)寄存器為串行移位寄存器。13.權(quán)利要求12的裝置,其中第一多位存儲(chǔ)寄存器與第二多位存儲(chǔ)寄存器中至少一個(gè)是雙向可移位的串行移位寄存器。14.權(quán)利要求12的裝置,其中第一多位存儲(chǔ)寄存器與第二多位存儲(chǔ)寄存器中至少一個(gè)是有選擇地連接成將來(lái)自第一寄存器體、第二寄存器體及第三寄存器體之一的值加載在其中的。15.權(quán)利要求14的裝置,其中第二多位存儲(chǔ)寄存器是有選擇地連接成將來(lái)自至少第一寄存器體的值加載在其中的。16.權(quán)利要求9的裝置,其中可將一個(gè)常數(shù)值通過(guò)第三寄存器體加載開(kāi)關(guān)串行加載進(jìn)第三寄存器體中。17.權(quán)利要求9的裝置,還包括一個(gè)用于第三寄存器體的反饋乘法器,它連接到第三寄存器體中選擇的寄存器上用于將第三寄存器體的內(nèi)容乘以一個(gè)反饋乘數(shù)。18.權(quán)利要求9的裝置,其中可將來(lái)自內(nèi)積電路的一個(gè)輸出信號(hào)通過(guò)第三寄存器體加載開(kāi)關(guān)串行加載進(jìn)第三寄存器體中。19.權(quán)利要求9的裝置,其中可將第三寄存器體的內(nèi)容通過(guò)第三寄存器體加載開(kāi)關(guān)串行加載進(jìn)第三寄存器體。20.權(quán)利要求9的裝置,其中第三寄存器體具有一個(gè)串行輸入端,借此可將一個(gè)多位值串行加載進(jìn)第三寄存器體中,并且還包括連接到第三寄存器體中的選擇的寄存器上的一個(gè)反饋乘法器,用于將第三寄存器體的內(nèi)容乘以一個(gè)用于第三寄存器體的反饋乘數(shù)。21.一種用于對(duì)表示包含在數(shù)據(jù)的糾錯(cuò)中的值的電信號(hào)執(zhí)行運(yùn)算的電路,該電路包括一個(gè)第一寄存器體;連接在第一寄存器體中的選擇的寄存器上的一個(gè)反饋乘法器,用于將第一寄存器體的內(nèi)容乘以一個(gè)反饋乘數(shù);一個(gè)第二寄存器體;一個(gè)內(nèi)積電路,用于對(duì)第一寄存器體的內(nèi)容及第二寄存器體的內(nèi)容生成一個(gè)內(nèi)積;一個(gè)第三寄存器體;一個(gè)加法器,利用至少內(nèi)積電路生成的內(nèi)積及第三寄存器體的內(nèi)容來(lái)更新第二寄存器體的內(nèi)容;一個(gè)加載開(kāi)關(guān),用于將第二寄存器體與第三寄存器體中至少一個(gè)連接到多條輸入線中所選擇的一條上,借此能將對(duì)應(yīng)的多個(gè)多位值之一加載進(jìn)其中。22.權(quán)利要求21的裝置,其中該加載開(kāi)關(guān)是一個(gè)多路復(fù)用器。23.權(quán)利要求21的裝置,還包括一個(gè)第一多位存儲(chǔ)寄存器;一個(gè)第二多位存儲(chǔ)寄存器;以及其中該寄存器體加載開(kāi)關(guān)是連接在第一多位存儲(chǔ)寄存器與第二多位存儲(chǔ)寄存器中至少一個(gè)上的。24.權(quán)利要求23的裝置,其中第一多位存儲(chǔ)寄存器與第二多位存儲(chǔ)寄存器為串行移位寄存器。25.權(quán)利要求24的裝置,其中第一多位存儲(chǔ)寄存器與第二多位存儲(chǔ)寄存器中至少一個(gè)是有選擇地連接成將來(lái)自第一寄存器體、第二寄存器體及第三寄存器體中至少一個(gè)的值加載在其中的。26.權(quán)利要求25的裝置,其中第二多位存儲(chǔ)寄存器是有選擇地連接成將來(lái)自至少第一寄存器體的值加載在其中的。27.權(quán)利要求4,11或23的裝置,還包括一個(gè)求和電路,以及其中該求和電路的至少一個(gè)輸入端是連接在下述單元之一上的第一存儲(chǔ)寄存器;第二存儲(chǔ)寄存器;內(nèi)積電路。28.權(quán)利要求27的裝置,其中求和電路的至少一個(gè)輸入端是有選擇地連接在下述單元的每個(gè)上的第一存儲(chǔ)寄存器;第二存儲(chǔ)寄存器;內(nèi)積電路。29.權(quán)利要求27的裝置,其中求和電路的一個(gè)輸出端是有選擇地連接在第一存儲(chǔ)寄存器與第二存儲(chǔ)寄存器的各個(gè)上的。30.權(quán)利要求23的裝置,其中可將一個(gè)常數(shù)值通過(guò)寄存器體加載開(kāi)關(guān)加載進(jìn)第二寄存器體中。31.權(quán)利要求21的裝置,其中該加載開(kāi)關(guān)是用于加載一個(gè)多位值到第二寄存器體中的第二寄存器體加載開(kāi)關(guān)。32.權(quán)利要求21的裝置,其中該加載開(kāi)關(guān)是用于加載一個(gè)多位值到第三寄存器體中的第三寄存器體加載開(kāi)關(guān)。33.權(quán)利要求21的裝置,還包括連接在第三寄存器體中的所選擇的寄存器上的一個(gè)反饋乘法器,用于將第三寄存器體的內(nèi)容乘以一個(gè)反饋乘數(shù)。34.一種用于對(duì)表示包含在數(shù)據(jù)糾錯(cuò)中的值的電信號(hào)執(zhí)行運(yùn)算的電路,該電路包括一個(gè)第一寄存器體;連接在第一寄存器體中所選擇的寄存器上的一個(gè)反饋乘法器,用于將第一寄存器體的內(nèi)容乘以一個(gè)反饋乘數(shù);一個(gè)第二寄存器體;一個(gè)內(nèi)積電路,用于對(duì)第一寄存器體的內(nèi)容與第二寄存器體的內(nèi)容生成一個(gè)內(nèi)積;一個(gè)第三寄存器體;一個(gè)加法器,用于至少利用內(nèi)積電路生成的內(nèi)積及第三寄存器體的內(nèi)容更新第二寄存器體的內(nèi)容;連接在第三寄存器體中的選擇的寄存器上的一個(gè)反饋乘法器,用于將第三寄存器體的內(nèi)容乘以一個(gè)反饋乘數(shù)。35.權(quán)利要求17、20、33或34的裝置,其中用于第三寄存器體的反饋乘數(shù)的值是可以有選擇地改變的。36.權(quán)利要求35的裝置,其中通過(guò)改變反饋乘法器所連接的選擇的寄存器,可以有選擇地改變用于第三寄存器體的反饋乘數(shù)的值。37.權(quán)利要求35的裝置,其中用于第三寄存器體的反饋乘數(shù)的值是按照正在利用的字段發(fā)生器多項(xiàng)式有選擇地可改變的。38.權(quán)利要求35的裝置,其中用于第三寄存器體的反饋乘數(shù)的值是按照包含在數(shù)據(jù)糾錯(cuò)中的值的字段長(zhǎng)度有選擇地可改變的。39.權(quán)利要求34的裝置,其中用于第三寄存器體的反饋乘法器是可以用第三寄存器體加載開(kāi)關(guān)有選擇地連接到第三寄存器體上的。40.權(quán)利要求39的裝置,其中該第三寄存器體加載開(kāi)關(guān)是一個(gè)多路復(fù)用器。41.一種用于對(duì)表示包含在數(shù)據(jù)糾錯(cuò)中的值的電信號(hào)執(zhí)行運(yùn)算的電路,該電路包括一個(gè)第一寄存器體;一個(gè)第二寄存器體;一個(gè)內(nèi)積電路,用于對(duì)第一寄存器體的內(nèi)容與第二寄存器體的內(nèi)容生成一個(gè)內(nèi)積;一個(gè)第三寄存器體;一個(gè)加法器,用于至少利用內(nèi)積電路生成的內(nèi)積及第三寄存器體的內(nèi)容更新第二寄存器體的內(nèi)容;一個(gè)反饋乘法器,連接在第一寄存器體與第三寄存器體之一中的選擇的寄存器上,該反饋乘法器所連接的寄存器體為反饋寄存器體,以及其中用于反饋寄存器體的反饋乘數(shù)的值是可以有選擇地改變的。42.權(quán)利要求41的裝置,其中通過(guò)改變反饋乘法器所連接的選擇的寄存器可以有選擇地改變用于反饋寄存器體的反饋乘數(shù)的值。43.權(quán)利要求41的裝置,其中用于反饋寄存器體的反饋乘數(shù)的值是按照正在利用的字段發(fā)生器多項(xiàng)式有選擇地可改變的。44.權(quán)利要求41的裝置,其中用于反饋寄存器體的反饋乘數(shù)的值是按照包含在數(shù)據(jù)糾錯(cuò)中的值的字段長(zhǎng)度有選擇地可改變的。45.權(quán)利要求41的裝置,其中用于反饋寄存器體的反饋乘法器是連接在反饋寄存器體加載開(kāi)關(guān)上的。46.權(quán)利要求45的裝置,其中該反饋寄存器體加載開(kāi)關(guān)是一個(gè)多路復(fù)用器。47.權(quán)利要求41的裝置,其中該反饋寄存器體是第一寄存器體。48.權(quán)利要求41的裝置,其中該反饋寄存器體是第三寄存器體。49.權(quán)利要求1、21、34或41的裝置,還包括一個(gè)比較電路,用于比較下列單元中至少兩個(gè)的內(nèi)容第一寄存器體;第二寄存器體;第三寄存器體。50.一種用于對(duì)表示包含在數(shù)據(jù)糾錯(cuò)中的值的電信號(hào)執(zhí)行運(yùn)算的電路,該電路包括一個(gè)第一寄存器體;連接在第一寄存器體中的選擇的寄存器上的一個(gè)反饋乘法器,用于將第一寄存器體的內(nèi)容乘以一個(gè)反饋乘數(shù);一個(gè)第二寄存器體;一個(gè)內(nèi)積電路,用于對(duì)第一寄存器體的內(nèi)容與第二寄存器體的內(nèi)容生成內(nèi)積;一個(gè)第三寄存器體;一個(gè)加法器,用于至少利用由內(nèi)積電路生成的內(nèi)積及第三寄存器體的內(nèi)容更新第二寄存器體的內(nèi)容;一個(gè)加載開(kāi)關(guān),用于連接在第一寄存器體上,借此能將多個(gè)多位值中選擇的一個(gè)加載到其中,該加載開(kāi)關(guān)是連接在反饋乘法器及一個(gè)多位存儲(chǔ)寄存器上的。51.權(quán)利要求50的裝置,其中用于第一寄存器體的反饋乘數(shù)的值是可以有選擇地改變的。52.權(quán)利要求51的裝置,其中通過(guò)改變反饋乘法器所連接的寄存器的選擇可以有選擇地改變用于第一寄存器體的反饋乘數(shù)的值。53.權(quán)利要求51的裝置,其中用于第一寄存器體的反饋乘數(shù)的值是按照正在利用的字段發(fā)生器多項(xiàng)式有選擇地可改變的。54.權(quán)利要求51的裝置,其中用于第一寄存器體的反饋乘數(shù)的值是按照包含在數(shù)據(jù)糾錯(cuò)中的值的字段長(zhǎng)度有選擇地可改變的。55.權(quán)利要求50的裝置,其中該多位存儲(chǔ)寄存器是一個(gè)串行移位寄存器。56.權(quán)利要求56的裝置,其中該多位存儲(chǔ)寄存器是一個(gè)雙向可移位的串行移位寄存器。57.權(quán)利要求50的裝置,其中該加載開(kāi)關(guān)還連接成串行加載一個(gè)多位常數(shù)值到第一寄存器體中。58.權(quán)利要求50的裝置,其中該加載開(kāi)關(guān)包括多個(gè)多路復(fù)用器。59.權(quán)利要求58的裝置,其中該加載開(kāi)關(guān)包括多個(gè)門(mén)。60.一種用于對(duì)表示包含在數(shù)據(jù)糾錯(cuò)中的值的電信號(hào)執(zhí)行運(yùn)算的電路,該電路包括一個(gè)第一寄存器體;連接在第一寄存器體中的選擇的寄存器上的一個(gè)反饋乘法器,用于將第一寄存器體的內(nèi)容乘以一個(gè)反饋乘數(shù);一個(gè)第二寄存器體;一個(gè)內(nèi)積電路,用于對(duì)第一寄存器體的內(nèi)容及第二寄存器體的內(nèi)容生成一個(gè)內(nèi)積;一個(gè)第三寄存器體;一個(gè)加法器,用于至少利用由內(nèi)積電路生成的內(nèi)積及第三寄存器體的內(nèi)容更新第二寄存器體的內(nèi)容;其中各該第一寄存器體;第二寄存器體及第三寄存器體包括多個(gè)一位寄存器。61.一種用于對(duì)表示包含在數(shù)據(jù)糾錯(cuò)中的值的電信號(hào)執(zhí)行運(yùn)算的電路,該電路包括一個(gè)第一寄存器體;連接在第一寄存器體中的選擇的寄存器上的一個(gè)反饋乘法器,用于將第一寄存器體的內(nèi)容乘以一個(gè)反饋乘數(shù);一個(gè)第二寄存器體;一個(gè)內(nèi)積電路,用于對(duì)第一寄存器體的內(nèi)容及第二寄存器體的內(nèi)容生成內(nèi)積;一個(gè)第三寄存器體;一個(gè)加法器,用于至少利用由內(nèi)積電路生成的內(nèi)積及第三寄存器體的內(nèi)容更新第二寄存器體的內(nèi)容;一個(gè)比較電路,用于比較下列中至少兩個(gè)的內(nèi)容;第一寄存器體;第二寄存器體;第三寄存器體。62.一種用于對(duì)表示包含在數(shù)據(jù)糾錯(cuò)中的值的電信號(hào)執(zhí)行運(yùn)算的電路,該電路包括用于存儲(chǔ)一個(gè)多位值的一個(gè)第一存儲(chǔ)寄存器;用于存儲(chǔ)一個(gè)多位值的一個(gè)第二存儲(chǔ)寄存器;一個(gè)第一寄存器體;連接在第一寄存器體中選擇的寄存器上的一個(gè)第一寄存器體反饋乘法器,用于將第一寄存器體的內(nèi)容乘以一個(gè)第一寄存器反饋乘數(shù)及按照它生成一個(gè)第一寄存器體反饋輸出值;一個(gè)第一寄存器體加載開(kāi)關(guān),用于連接第一寄存器體的一個(gè)串行輸入端,從而能將多個(gè)串行多位值中選擇的一個(gè)加載進(jìn)第一寄存器體中,能夠加載進(jìn)第一寄存器體中的多個(gè)多位值中選擇的一個(gè)包括第一寄存器體反饋輸出值及存儲(chǔ)在第一存儲(chǔ)寄存器與第二存儲(chǔ)寄存器中至少一個(gè)中的存儲(chǔ)值;一個(gè)第二寄存器體;一個(gè)第二寄存器體加載開(kāi)關(guān),用于連接第二寄存器體的一個(gè)串行輸入端,從而能將多個(gè)串行多位值中選擇的一個(gè)加載進(jìn)第二寄存器體中,能夠加載進(jìn)第一寄存器體中的多個(gè)多位值中選擇的一個(gè)包括存儲(chǔ)在第一存儲(chǔ)寄存器與第二存儲(chǔ)寄存器中至少一個(gè)中的存儲(chǔ)值;一個(gè)內(nèi)積電路,用于對(duì)第一寄存器體的內(nèi)容與第二寄存器體的內(nèi)容生成一個(gè)內(nèi)積;一個(gè)第三寄存器體;一個(gè)加法器,用于至少利用由內(nèi)積電路生成的內(nèi)積與第三寄存器體的內(nèi)容更新第二寄存器體的內(nèi)容;連接在第三寄存器體中選擇的寄存器上的一個(gè)第三寄存器體反饋乘法器,用于將第三寄存器體的內(nèi)容乘以第三寄存器體反饋乘數(shù)及按照它生成一個(gè)第三寄存器體反饋輸出值;一個(gè)第三寄存器體加載開(kāi)關(guān),用于連接第三寄存器體的一個(gè)串行輸入端,從而能將多個(gè)串行多位值中選擇的一個(gè)加載進(jìn)第三寄存器體中,能夠加載進(jìn)第三寄存器體的多個(gè)多位值中選擇的一個(gè)中包括第三寄存器體反饋輸出值及存儲(chǔ)在第一存儲(chǔ)寄存器與第二存儲(chǔ)寄存器中至少一個(gè)中的存儲(chǔ)值;一個(gè)求和電路,其中該求和電路的至少一個(gè)輸入端連接在下述單元中至少一個(gè)上第一存儲(chǔ)寄存器;第二存儲(chǔ)寄存器;內(nèi)積電路;以及一個(gè)比較電路,用于比較下列單元中至少兩個(gè)的內(nèi)容第一寄存器體;第二寄存器體;第三寄存器體。63.權(quán)利要求62的裝置,其中第一多位存儲(chǔ)寄存器及第二多位存儲(chǔ)寄存器為串行移位寄存器。64.權(quán)利要求63的裝置,其中第一多位存儲(chǔ)寄存器與第二多位存儲(chǔ)寄存器中至少一個(gè)是有選擇地連接成將來(lái)自第一寄存器體、第二寄存器體及第三寄存器體的至少一個(gè)的值存儲(chǔ)在其中的。65.權(quán)利要求62的裝置,其中可將一個(gè)常數(shù)值通過(guò)一個(gè)關(guān)聯(lián)的寄存器體加載開(kāi)關(guān)串行加載進(jìn)寄存器體中選擇的一個(gè)中。66.權(quán)利要求62的裝置,其中求和電路的一個(gè)輸出端是有選擇地連接在各該第一存儲(chǔ)寄存器與第二存儲(chǔ)寄存器上的。67.權(quán)利要求66的裝置,其中第一寄存器體反饋乘法器與第三寄存器體反饋乘法器中至少一個(gè)具有可選擇地改變的一個(gè)反饋乘法值。68.權(quán)利要求67的裝置,其中通過(guò)改變反饋乘法器所連接的寄存器的選擇,可以有選擇地改變反饋乘數(shù)之值。69.權(quán)利要求67的裝置,其中反饋乘數(shù)的值是按照正在利用的一個(gè)字段發(fā)生器多項(xiàng)式有選擇地可改變的。70.權(quán)利要求67的裝置,其中反饋乘數(shù)的值是按照包含在數(shù)據(jù)糾錯(cuò)中的值的字段長(zhǎng)度有選擇地可改變的。71.一種用于將一個(gè)m位輸入值從一個(gè)輸入基表示轉(zhuǎn)換成一個(gè)輸出基表示的雙向轉(zhuǎn)換單元,其中輸入基表示與輸出基表示之一為α基表示,而輸入基表示與輸出基表示的另一個(gè)為β基表示,已選擇了β基表示的一個(gè)字段元素α0從而其最高位為一而其其余的位為零,該轉(zhuǎn)換單元包括一個(gè)輸入寄存器,用于存儲(chǔ)輸入基表示的輸入值,及用于根據(jù)輸入基表示以預(yù)先的位次序串行輸出該輸入值;一個(gè)轉(zhuǎn)換存儲(chǔ)器,包括多個(gè)位單元,用于存儲(chǔ)多個(gè)位;一個(gè)反饋乘法器,為了生成一個(gè)反饋因子它將轉(zhuǎn)換存儲(chǔ)器中的一個(gè)當(dāng)前值乘以一個(gè)反饋常數(shù);一個(gè)加法器,在m次加法運(yùn)算的各次中它相加(1)作為從輸入寄存器輸出的輸入值與(2)反饋因子的對(duì)應(yīng)位以生成加載進(jìn)轉(zhuǎn)換存儲(chǔ)器的最高位單元中的和,以及在其余的加法運(yùn)算中串行移位通過(guò)轉(zhuǎn)換存儲(chǔ)器,借此在m次加法運(yùn)算結(jié)束時(shí)在轉(zhuǎn)換存儲(chǔ)器中提供m位輸入值的輸出基表示。72.權(quán)利要求71的裝置,其中,當(dāng)輸入基表示為α基表示時(shí),輸入值是從其最高位到其最低位輸出的,而其中,當(dāng)輸入基表示為β基表示時(shí),輸入值是從其最低位到其最高位輸出的。73.權(quán)利要求72的裝置,其中該輸入寄存器為一個(gè)雙向移位寄存器。74.權(quán)利要求73的裝置,其中輸出基為位逆向次序的α基,及其中該轉(zhuǎn)換存儲(chǔ)器是連接在雙向移位寄存器上的,從而輸入值的α基是可以串行移位回輸入寄存器中同時(shí)輸入寄存器從低到高移位。75.權(quán)利要求71的裝置,其中該轉(zhuǎn)換存儲(chǔ)器為m個(gè)一位寄存器的存儲(chǔ)體。76.權(quán)利要求75的裝置,其中該反饋乘法器為連接在包括轉(zhuǎn)換存儲(chǔ)器的選擇的寄存器上的一個(gè)反饋電路,寄存器的選擇取決于選擇來(lái)生成該m位輸入值的字段發(fā)生器多項(xiàng)式。77.權(quán)利要求71的裝置,其中該反饋常數(shù)取決于選擇來(lái)生成該m位輸入值的字段發(fā)生器多項(xiàng)式。78.一種用于將一個(gè)m位輸入值從一個(gè)輸入基表示轉(zhuǎn)換到一個(gè)輸出基表示的方法,其中輸入基表示與輸出基表示之一為α基表示,而輸入基表示與輸出其表示的另一個(gè)為β基表示,已選擇了β基表示的一個(gè)字段元素α0從而其最高位為一而其其余的位為零,該方法包括以按照輸入基表示的預(yù)選的位次序從一個(gè)輸入寄存器串行輸出該輸入值;在m次加法運(yùn)算的各次中,相加(1)作為從輸入寄存器輸出的輸入值與(2)一個(gè)反饋因子的對(duì)應(yīng)位以生成加載進(jìn)轉(zhuǎn)換存儲(chǔ)器的最高位單元中的和,并在任何其余加法運(yùn)算中,串行移位通過(guò)轉(zhuǎn)換存儲(chǔ)器,通過(guò)將轉(zhuǎn)換存儲(chǔ)器中的一個(gè)當(dāng)前值乘以一個(gè)反饋常數(shù)得出反饋因子;在m次加法運(yùn)算結(jié)束時(shí),在轉(zhuǎn)換存儲(chǔ)器中提供該m位輸入值的輸出基表示。79.權(quán)利要求78的方法,其中當(dāng)輸入基表示為α基表示時(shí),輸入值是從其最高位到其最低位輸出的,而其中當(dāng)輸入基表示為β基表示時(shí),輸入值是從其最低位到其最高位輸出的。80.權(quán)利要求79的方法,其中輸入基為β基表示而輸出基為α基表示,其中m位輸入值的輸出基是以位逆向次序提供在轉(zhuǎn)換存儲(chǔ)器中的,及其中將轉(zhuǎn)換成α基的m位值串行加載回輸入寄存器中同時(shí)輸入寄存器從低到高移位。81.權(quán)利要求71或78方法,其中m為8及將α0選擇為10000000。全文摘要面向位的糾錯(cuò)計(jì)算電路執(zhí)行包括面向位的卷積、求逆、乘法、加法及雙向基轉(zhuǎn)換在內(nèi)的多種數(shù)學(xué)運(yùn)算。該電路包括連接成一個(gè)卷積電路來(lái)對(duì)第一寄存器體(400)與第二寄存器體(401)生成一序列內(nèi)積的三個(gè)寄存器體(400、401、402)。各該寄存器體(400、401)具有連接在其串行輸入端上的寄存器體加載開(kāi)關(guān)(440、441、442),用于將多個(gè)串行多位值中選擇的一個(gè)加載進(jìn)寄存器體中,包括有選擇地選通寄存器(400、402)中來(lái)自各自的反饋電路(450、452)的反饋信號(hào)及(除了別的以外)常數(shù)值。反饋乘數(shù)的值是根據(jù)包含在數(shù)據(jù)糾錯(cuò)中的值的字段長(zhǎng)度有選擇地可改變的。還包含一個(gè)求和電路(320)、一個(gè)比較電路(360)及一個(gè)雙向轉(zhuǎn)換單元,后者用于將一個(gè)m位輸入值從輸入基表示轉(zhuǎn)換成輸出基表示。文檔編號(hào)H03M13/00GK1163684SQ9519598公開(kāi)日1997年10月29日申請(qǐng)日期1995年9月15日優(yōu)先權(quán)日1995年9月15日發(fā)明者C·P·祖克申請(qǐng)人:西爾拉斯邏輯公司