專利名稱：匹配濾波器電路的制作方法
技術領域：
本發(fā)明涉及匹配濾波器電路，特別地，涉及用于移動通信和無線LAN等的擴展頻譜(以下簡稱為擴頻)通信系統(tǒng)中的有效匹配濾波器電路。
匹配濾波器是用于判斷2個信號的同一性的濾波器，在擴頻方式的通信中，應接收信號的用戶在使用了自身的擴展碼的匹配濾波器中處理接收信號，檢測出其相關峰值之后，進行同步捕獲和保持。
這里，把擴展碼記為d(i)，取樣間隔記為Δt，擴展碼長記為N，某時刻t以前的接收信號號記為(t-iΔt)，則匹配濾波器的相關輸出y(t)如式(1)所示。y(t)=Σi=0N-1(i)x(t-iΔt)---(1)]]>式中，d(i)是1比特數(shù)據(jù)的數(shù)據(jù)序列。
為了同步捕獲需要進行加倍取樣或更多的取樣，在復雜的系統(tǒng)中同時實行上述式(1)的運算。為實現(xiàn)濾波器，以往使用數(shù)字電路或SAW(聲表面波)元件，然而，在數(shù)字電路方面存在電路規(guī)模大、耗電大、不適于移動通信的問題，在SAW方面存在不易實現(xiàn)由單個元件構成的總體電路且S/N比低的問題。
本發(fā)明是為消除以往技術中的這樣的問題而產(chǎn)生的，目的在于提供小規(guī)模且低功耗的匹配濾波器電路。
與本發(fā)明有關的匹配濾波電路著眼于擴展碼為1比特數(shù)據(jù)序列的情況，把輸入信號取樣保持為時間系列的模擬信號后，由多路轉(zhuǎn)換器把該信號分路為“1”或“-1”的序列，再由電容耦合把各個序列的信號并行相加。
若依據(jù)與本發(fā)明有關的匹配濾波器，則能夠由小規(guī)模且省電能的LSI(大規(guī)模集成電路)進行高速處理。
圖1是表示出與本發(fā)明有關的匹配濾波器電路模式的一實施例的框圖。
圖2是示出同一實施例中取樣保持電路的電路圖。
圖3是示出同一實施例中開關電路的電路圖。
圖4是示出同一實施例中多路轉(zhuǎn)換器的電路圖。
圖5是示出同一實施例中第1加法單元的電路圖。
圖6是示出同一實施例中第2加法單元的電路圖。
圖7是示出同一實施例中第3加法單元的電路圖。
圖8是示出同一實施例中基準電壓生成電路的電路圖。
圖9是示出同一實施例中電容的平面圖。
下面，根據(jù)


與本發(fā)明有關的匹配濾波器電路的一實施例。
圖1中，匹配濾波器電路對多個取樣保持電路S/H并聯(lián)連接輸入電壓Vin，從各個取樣保持電路產(chǎn)生H(高)、L(低)2個系統(tǒng)的輸出。在取樣保持電路中，連接控制電路CTRL進行控制使Vin依次輸入到某個取樣保持電路中。
另外，取樣保持電路根據(jù)控制電路的控制，把輸入電壓Vin導向H側(cè)或L側(cè)中的一方，而在另一方連接基準電壓Vr。該路徑選擇對應于應與輸入信號相乘的1比特碼進行，并在該階段完成乘法遠算。
聯(lián)樣保持電路S/H構成如圖2，輸入電壓Vin連接開關SW。開關SW的輸出連接電容C1，電容C1的輸出端連接著3級串聯(lián)的MOS反相器I1、I2、I3。最末級的MOS反相器I3的輸出經(jīng)由反饋電容C2連接到I1的輸入端，由此，Vin以良好的線性在I3的輸出端形成。I3的輸出輸入到2個多路轉(zhuǎn)換器MUX1、MUX2，另外，在這些多路轉(zhuǎn)換器上連接著共同的基準電壓Vr。若Sw閉合，則C1充電到對應于Vin的電荷，通過I1～I3的反饋功能保證輸出的線性特性。而且，其后在斷開開關SW時取樣保持電路S/H保持Vin。
開關SW、多路轉(zhuǎn)換器MUX1、MUX2由控制信號S1、S2、S3控制，一旦閉合(開關)后，在應獲取輸入電壓的時刻S1使SW1斷開。S2、S3是互逆了的信號，在一方多路轉(zhuǎn)換器輸出Vin時，另一方的多路轉(zhuǎn)換器輸出Vr。
MUX1產(chǎn)生上述H(高)系統(tǒng)的輸出，MUX2是L(低)系統(tǒng)的輸出。該H、L對應于擴展碼的“ 1”、“-1”，在應把符號“1”乘到某時刻的輸入電壓時，從MUX1輸出Vin，在應乘“-1”時從MUX2輸出Vin。
最末級I3的輸出經(jīng)接地電容CG1接地，另外，第2級I2的輸出經(jīng)1對平衡電阻RE21、RE22連接電源電壓Vdd及地。利用這樣的結構防止含有反饋系統(tǒng)的反相放大電路的振蕩。
如圖3所示，開關SW由把n型MOS晶體管的源、漏極分別連接P型MOS晶體管的漏、源極的晶體管電路T1構成，該晶體管電路的nMOS的漏極端連接Vin，由同樣結構的虛擬晶體管DT把nMOS的源極端子連接輸出端子T01上。晶體管電路T1中nMOS晶體管的柵極上輸入S1，pMOS晶體管的柵極上輸入由反相器I4把S1反相后的信號。由此，在S1為高電平時，T1導通，為低電平時，T1截止。
如圖4所示，多路轉(zhuǎn)換器MUX1把相互連接n型、p型的一對MOS晶體管的漏、源極而成的晶體管電路T2、T3的nMOS的源極端都連接到共同的輸出端T02，T2中nMOS的漏極一側(cè)端連接MOS反相器I3的輸出(圖中以V1表示)，T3的漏極連接著基準電壓Vr。晶體管電路T2中nMOS晶體管的柵極以及晶體管電路T3中pMOS晶體管的柵極輸入信號S2，T2的pMOS以及T3的nMOS的柵極輸入由反相器I5將S2反相后的信號。由此，S2為高電平時T2導通T3截止，低電平時T3導通T2截止。即，MUX1由S2的控制可以選擇輸出V1或Vr中的一個。
雖然省略了圖示，但多路轉(zhuǎn)換器MUX2和MUX1的結構相同，只是把V1和Vr的接續(xù)交換。在圖4中是這樣構成的，即把Vr連接到T2、把V1連接到T3。由此，MUX2和MUX1的輸出相反，即MUX1輸出V1時輸出Vr，MUX1輸出Vr時輸出V1。
信號S2對應于擴展碼，S2＝1時把1×V1＝V1輸出到AD1p。這時，S3是-1，把對應于0的Vr輸出到AD1m。另一方面，S2＝-1時把對應于0的Vr輸出到AD1p。這時，S3是+1，把1×V1＝V1輸出到AD1m。
若用輸入信號Vin把在某時刻t的接收信號表示為Vin(t)，則用Vin(t)表達上述式(1)的X(t)，如下y(t)=Σi=0N-1d(i)Vin(t-iΔt)---(2)]]>這些Vin(t-iΔt)是由備取樣保持電路保持的輸入電壓，d(i)是應給予該時刻的各取樣保持電路的信號S2(擴展碼)。對于在某時刻被保持的信號的順序，擴展碼是一定的，在獲取新信號的定時中替換最早的信號而獲取新信號。這時，S/H和d(i)的對應關系偏離，控制電路進行與此對應的d(i)的移動。在不進行對于這樣的S/H的碼供給的移動時，將要進行S/H間的碼傳送，并產(chǎn)生伴隨數(shù)據(jù)傳送的誤差。因此，碼的移動在防止數(shù)據(jù)傳送誤差方面是有效的。
式(2)中的累加運算在上述加法單元AD1～AD3中進行，各取樣保持電路的輸出電壓VH、VL在AD3、AD2中被分別累加。該累加運算不直接進行，而是把S/H分為多個組，按各個組在AD1中累加VH、VL。而且，累加了VH的AD1p的輸出全部輸入到AD2，累加入VL的AD1m的輸出全部輸入到AD3。這里，圖1中示出了6個S/H，把它們每3個分為一組，而一般擴展碼是一百～數(shù)百比特或更長的碼，故設置對應于該比特數(shù)的個數(shù)的S/H。
如圖5所示，加法單元AD1具有由與1組S/H的個數(shù)相對應的數(shù)目的電容C3、C4、C5構成的電容耦合器CP1，其輸出連接3級串聯(lián)MOS反相器I6、I7、I8。最末級的MOS反相器I8的輸出經(jīng)由反饋電容C6連接I6的輸入端。由此，CP1的輸出以良好的線性在8的輸出端形成。若設各電容C3～C5的輸入電壓為V3、V4、V5，則I8的輸出V6成為V6＝-(C3V3＋C4V4＋C5V5)/C6(3)這里，V3～V5是以基準電壓Vr為基準的電壓，并設C3＝C4＝C5＝C6/3，由此，V6＝-(C3＋V4＋V5)/3 (4)因而能夠得到反相加法運算值的規(guī)格化輸出。依據(jù)該規(guī)格化，就能防止最大電壓超過電源電壓。
最末級I8的輸出經(jīng)接地電容CG2接地，另外，第2級I7的輸出經(jīng)1對平衡電阻RE51、RE52連接電源電壓Vdd及接地。依據(jù)這樣的結構，就能防止包含反饋系統(tǒng)的反相放大電路的振蕩。
如圖6所示，加法單元AD2具有由對應于所連接的AD1的個數(shù)的電容C7、C8構成的電容耦合器Cp2，其輸出連接3級串聯(lián)的MOS反相器I9、I10、I11。最末級的MOS反相器I11的輸出經(jīng)反饋電容C9連接I9的輸入端，由此，CP2的輸出能夠以良好的線性在I11的輸出端形成。若設各電容C7、C8的輸入電壓為V7、V8，則I11的輸出V9為V9＝-(C7V7＋C8V8)/C9(5)式中V7、V8是基準電壓Vr為基準的電壓，另外，設定C7＝C8＝C9/2，由此，V9＝-(V7＋V8)/2 (6)能夠得到加法運算值的規(guī)格化輸出。依據(jù)該規(guī)格化可防止最大電壓超過電源電壓。
最末級I11的輸出經(jīng)接地電容CG3接地，另外，第2級的I10的輸出經(jīng)一對平衡電阻RE61、RE62連接電源電壓Vdd及接地。依據(jù)這樣的結構，就能防止包含反饋系統(tǒng)的反相放大電路的振蕩。
如圖7所示，加法單元AD3具有由對應于所連接的2個AD1及AD2的電容C10、C11、C12構成的電容耦合器Cp3，其輸出連接3級串聯(lián)的MOS反相器I12、I13、I14。最末級的MOS反相器I14的輸出經(jīng)由反饋電容C13連接I12的輸入端，由此，Cp3的輸出就以良好的線性在I14的輸出端形成。若設各電容C10～C12的輸入電壓(以Vr為基準的電壓)為V10、V11、V12，則L14的輸出V13(以Vr為基準的電壓)為V13＝-(C10V10＋C11V11＋C12V12)/C13(7)這里，設定C10＝C11＝C12/2＝C13/2，則V13＝-(V10＋V11＋2V12)/2 (8)能夠得到反相加法運算值的規(guī)格化輸出。另外，設定C12的權重為C10、C11的2倍，是為了除去由AD2規(guī)格化了的影響(使得與未規(guī)格化的V10、V11匹配)。依據(jù)以上的規(guī)格化，可防止最大電壓超過電源電壓。
最末級I14的輸出經(jīng)接地電容CG4接地，另外，第2級I13的輸出經(jīng)一對平衡電阻RE71、RE72連接電源電壓Vdd及接地。依據(jù)這樣的結構，可防止包含反饋系統(tǒng)的反相放大電路的振蕩。
這里，一般性地歸納由AD2、AD3進行的運算。若以S2(i)表示作用于第i個S/H的信號S2，IS2(i)表示其逆，則AD2的輸出V9用V9=Σi=0N-1IS2(i)V(t-iΔt)/N---(9)]]>進行運算，AD3的輸出V13用V13=-Σi=0N-1{NV9-S2(i)V(t-iΔt)}/N---(10)]]>=Σi=0N-1{S2(i)V(t-iΔt)-IS2(i)V(t-iΔt)}/N---(11)]]>進行運算。
這里，S(i)＝1或-1S2(i)＝1時IS2(i)＝-1S2(i)＝-1時IS2(i)＝1上述基準電壓Vr由圖8所示的基準電壓生成電路Vref產(chǎn)生。該基準電壓生成電路是把3級串聯(lián)反相器I15、I16、I17的最末級的輸出反饋到第1級輸入的電路，與上述加法單元一樣，由接地電容CG5、平衡電阻RE81、RE82實施防止振蕩處理。基準電壓生成電路Vref的輸出在輸入輸出電壓相等的穩(wěn)定點收斂，根據(jù)各MOS反相器的閾值設定，可以得到希望的基準電壓。一般為了在充分大的正負方向上確保充分大的動態(tài)范圍，大多數(shù)設定為Vr＝Vdd/2。這里，Vdd是MOS反相器的電源電壓。
以上的匹配濾波器由于依據(jù)電容耦合進行模擬加法運算，因此，電路規(guī)模與數(shù)字處理時相比大幅度縮小，還有，由于是并行加法運算故處理速度快。而且，由于取樣保持電路和加法單元的輸入輸出全部是電壓信號，故電流消耗小，功耗少。
還有，加法單元等的輸出精度由MOS反相器特性的分散性和電容的容量比決定，關于反相器，通過相互接近配置能夠抑制分散性。另外，關于電容，如圖9所示，在多個單位電容的排列中通過以分散的連接構成一個個電容就能夠提高容量比的精度。圖中線L1～L16是為形成16個電容而連接單位電容的連線，L1、L2從1列的單位電容中每隔1個連接1個單位電容。同樣，L3、L4從與此相鄰的1列單元電容中每隔1個連接1個單位電容。另外，在這樣排列的周圍配置實際不使用的單位電容的圖形，由此，能夠抑制形成單位電容時的圖形的分散性。
如上所述，與本發(fā)明有關的匹配濾波器電路由于著眼于擴展碼為1比特的數(shù)據(jù)序列，在把輸入信號取樣保持為時間序列的模擬信號后，由多路轉(zhuǎn)換器將其分路為“ 1”或“-1”序列，依據(jù)電容耦合并行加法運算各個序列信號，因此，具有能夠由小規(guī)模且低功耗的LSI進行高速處理的出色效果。
權利要求
1.匹配濾波器電路，特征在于具有多個取樣保持電路、第1加法單元、第2加法單元和控制電路，其中，取樣保持電路具有連接輸入電壓的開關、連接該開關的輸出的第1電容、由連接該第1電容的輸出的奇數(shù)級MOS反相器構成的第1反相放大單元、把該第1反相放大單元的輸出連接到輸入端的第1反饋電容，有選擇地輸出上述第1反相單元的輸出或基準電壓的第1多路轉(zhuǎn)換器、以和該第1多路轉(zhuǎn)換器的輸出相反的選擇而輸出第1反相放大器輸出或基準電壓的第2多路轉(zhuǎn)換器，第1加法單元具有連接各取樣保持電路的第1多路轉(zhuǎn)換器的輸出的多個第2電容、由合并并連接這些第2電容的輸出的奇數(shù)級MOS反相器構成的第2反相放大單元、以及把該第2反相放大單元的輸出連接到輸入端的第2反饋電容，第2加法單元具有連接各取樣保持電路中第2多路轉(zhuǎn)換器的輸出以及第1加法單元的輸出的多個第3電容、由合并而且連接這些第3電容的輸出的奇數(shù)級MOS反相器構成的第3反相放大單元、以及把該第3反相放大單元的輸出連接到輸入端的第3反饋電容，控制電路閉合上述取樣保持電路中某1個上述開關，同時打開其它的開關并且以予定的組合切換各取樣保持電路的第1、第2多路轉(zhuǎn)換器。
2.權利要求1中記述的匹配濾波器電路，特征在于把取樣保持電路分為多個組，對于各個組設置連接第1多路轉(zhuǎn)換器的輸出的第4加法單元、設置連接第2多路轉(zhuǎn)換器的第5加法單元、把所有組的第4加法單元的輸出輸入到第2加法單元，把所有組的第5加法單元的輸出輸入到第1加法單元，第4加法單元具有連接各個取樣保持電路中第1多路轉(zhuǎn)換器的輸出的多個第4電容、由合并而且連接這些第4電容的輸出的奇數(shù)級MOS反相器構成的第4反相放大單元，把該第4反相放大單元的輸出連接到輸入端的第4反饋電容，第5加法單元具有連接各取樣保持電路中第2多路轉(zhuǎn)換器的輸出及第1加法單元的輸出的多個第5電容、由合并而且連接這些第5電容的輸出的奇數(shù)級MOS反相器構成的第5反相放大單元、把該第5反相放大單元的輸出連接到輸入端的第5反饋電容。
3.權利要求1中記述的匹配濾波器電路，特征在于通過具有由奇數(shù)級MOS反相器構成的第6反相放大單元和把該第6反相放大單元的輸出連接到輸入端的第6反饋電容的基準電壓生成電路生成基準電壓。
4.權利要求1、權利要求2或權利要求3中記述的匹配濾波器電路，特征在于反相放大單元在輸出端和接地點之間連接接地電容，在最末級的MOS反相器的前一級，把MOS反相器的輸出用一對平衡電阻連接電源及接地。
5.權利要求3中記述的匹配濾波器電路，特征在于設定MOS反相器的閾值使基準電壓成為MOS反相器的電源電壓的1/2。
6.權利要求1中記述的匹配濾波器電路，特征在于可切換對于各個取樣保持電路的控制電路的設定，使得能循環(huán)全部取樣保持電路。
全文摘要
本發(fā)明提供了小規(guī)模低功耗的匹配濾波器電路。該電路著眼于擴展碼為1比特的數(shù)據(jù)序列，把輸入信號取樣保持為時間序列的模擬信號后，用多路轉(zhuǎn)換器將其分為“1”或“-1”序列，通過電容耦合對各個序列信號進行并行加法運算。
文檔編號H03M3/02GK1146665SQ9611085
公開日1997年4月2日 申請日期1996年7月26日 優(yōu)先權日1995年7月28日
發(fā)明者壽國梁, 周長明, 本橋一則, 秦曉凌, 林騰民, 山本誠, 高取直 申請人:株式會社鷹山, 夏普株式會社