專利名稱：匹配濾波器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及匹配濾波器電路，特別地，涉及用于移動(dòng)通信和無線LAN等的擴(kuò)展頻譜通信系統(tǒng)中的有效的匹配濾波器電路。
匹配濾波器是用于判決2個(gè)信號(hào)的同一性的濾波器，在頻譜擴(kuò)展方式的通信中，應(yīng)接收信號(hào)的使用者在使用了自身的擴(kuò)展碼的匹配濾波器中處理接收信號(hào)，檢測(cè)出其相關(guān)峰值，進(jìn)行同步捕獲及保持。
這里，若把擴(kuò)展碼記為d(i)、取樣間隔記為Δt，擴(kuò)展碼長記為N，某時(shí)刻t以前的接收信號(hào)記為X(t-iΔt)，則匹配濾波器的相關(guān)輸出y(t)成為y(t)=Σi=0N-1d(i)x(t-iΔt)---(1)]]>另外，d(i)是1比特?cái)?shù)據(jù)的數(shù)據(jù)序列。
這里，先看一看以往的匹配濾波器電路。在圖14所示的數(shù)字式電路中用位移寄存器SFT-REG保持并位移被數(shù)字化了的輸入信號(hào)X，在預(yù)定的取樣定時(shí)內(nèi)，由多個(gè)數(shù)字乘法器DM把登錄在寄存器REG中的乘數(shù)與輸入信號(hào)相乘。而且，在數(shù)字加法器DAD中把各乘法器DM的輸出相加。以上的運(yùn)算對(duì)應(yīng)于上述式(1)，而為了同步捕獲，需要進(jìn)行加倍取樣或更多的取樣，圖14的電路就是多個(gè)系統(tǒng)。因此，總體的電路規(guī)模很大，消耗很多功率。這對(duì)于手持通信終端是重大的缺點(diǎn)。另外，使用SAW(表面彈性波)元件的電路也在應(yīng)用，但存在不易實(shí)現(xiàn)由單元件構(gòu)成總體電路而且S/N比低的問題。
于是，本專利申請(qǐng)人提出了圖15所示的基于模擬電路的匹配濾波器電路(特開平06-283970號(hào)、特開平06-296120號(hào)、特開平06-314952號(hào)、特愿平05-139136號(hào)等)，進(jìn)行基于電容耦合的電壓驅(qū)動(dòng)型的乘法運(yùn)算(MUL)以及加法運(yùn)算(ADDER)，節(jié)省了消耗功率。然而，對(duì)于手持通信終端節(jié)省功率的要求更高，希望更節(jié)減功率。
本發(fā)明是為消除這樣的以往技術(shù)的問題點(diǎn)而創(chuàng)立的， 目的在于提供與以往技術(shù)相比進(jìn)一步抑制功耗的匹配濾波器電路。
與本發(fā)明有關(guān)的匹配濾波器電路是根據(jù)同步捕獲后可以僅取樣一部分信號(hào)的經(jīng)驗(yàn)，中斷對(duì)于不需要的電路的供電。另外，本發(fā)明著眼于擴(kuò)展碼為1比特的數(shù)據(jù)序列，把輸入信號(hào)取樣保持為時(shí)間序列的模擬信號(hào)后，由多路轉(zhuǎn)換器將其分路為“1”或“-1”的序列，依據(jù)電容耦合把各個(gè)序列信號(hào)并行相加，間斷地進(jìn)行該電路中的供電。
若依據(jù)與本發(fā)明有關(guān)的匹配濾波器，能夠把電力供給抑制為最小限度。
圖1是示出與本發(fā)明有關(guān)的匹配濾波器電路的第1實(shí)施例中乘法電路的電路圖。
圖2是示出同一實(shí)施例中加法電路的電路圖。
圖3是示出同一實(shí)施例中取樣保持電路的電路圖。
圖4是示出同一實(shí)施例中反相放大單元的電路圖。
圖5是示出匹配濾波器電路第2實(shí)施例的電路圖。
圖6是示出同一實(shí)施例中取樣保持電路的電路圖。
圖7是示出第1、第2實(shí)施例共同的開關(guān)的電路圖。
圖8是示出第1、第2實(shí)施例共同的多路轉(zhuǎn)換器(multiplexer)的電路圖。
圖9是示出第2實(shí)施例的第1加法電路的電路圖。
圖10是示出第2實(shí)施例的第2加法電路的電路圖。
圖11是示出第2實(shí)施例的第3加法電路的電路圖。
圖12是示出第2實(shí)施例的基準(zhǔn)電壓發(fā)生電路的電路圖。
圖13是示出第1、第2實(shí)施例共同的電源開關(guān)的電路圖。
圖14是示出以往的數(shù)字式匹配濾波器的電路圖。
圖15是示出作為背景技術(shù)的模擬式匹配濾波器的電路圖。
下面，根據(jù)
與本發(fā)明有關(guān)的匹配濾波器電路的第1實(shí)施例。
圖1～圖4示出對(duì)于圖15電路的構(gòu)成要素的改善，示出對(duì)于乘法電路MUL、加法電路AD-DER以及取樣保持電路S/H謀求節(jié)省功率的電路。
圖1中，乘法電路MUL對(duì)于模擬輸入電壓V1連接并聯(lián)的多個(gè)多路轉(zhuǎn)換器MUX1～MUX3，把這些多路轉(zhuǎn)換器的輸出由并聯(lián)連接電容C11～C13構(gòu)成的電容耦合器CP1合并。電容耦合器的輸出輸入到反相放大單元AMP1，并且與后級(jí)的負(fù)載無關(guān)，以良好的線性輸出CP1的輸出。
如圖8所示，多路轉(zhuǎn)換器MUX1的結(jié)構(gòu)為把n型、p型1對(duì)MOS晶體管的漏、源極相互連接組成晶體管電路T81、T82的源極共同連接到輸出端子T08上，在T81的漏極上連接圖1所示的輸入電壓V1(圖8中以V8表示)，在T82的漏極上連接基準(zhǔn)電壓Vr。晶體管電路T81中nMOS晶體管的柵極及晶體管電路T82中pMOS晶體管的柵極上輸入信號(hào)S81，T81的pMOS及T82的nMOS的柵極上輸入把S81用反相器I8反相了的信號(hào)。因此，S81為高電平時(shí)，T81導(dǎo)通T82關(guān)斷，低電平時(shí)T82導(dǎo)通T81關(guān)斷。即，MUX1由S81的控制可以擇一地輸出V8或Vr。
雖然省略了圖示，但多路轉(zhuǎn)換器MUX2、MUX3與MUX1構(gòu)成相同，由獨(dú)立信號(hào)的S81(圖1中全部用S8表示)控制。這里，把CP1中連接V1的電容的容量總和定義為有效合成容量EC(CP1)，另外，把所有電容的容量總和定義為T(CP1)，把連接Vr的電容的容量總和定義為NC(CP1)。而且，設(shè)定C11∶C12∶C13＝1∶2∶4。
反相放大單元AMP1具有圖4的結(jié)構(gòu)，輸入電壓V4輸入到3級(jí)串聯(lián)的MOS反相器I41、I42、I43。最末級(jí)的MOS反相器I43的輸出Vo4經(jīng)由反饋電容CF4連接到初級(jí)反相器I41的輸入端，并設(shè)定閉環(huán)增益。反饋電路CF4的容量設(shè)定等于T(CP1)，閉環(huán)增益被設(shè)定為-1。這里，電容耦合器CP1的輸出V1′如式(2)所示是固定電位，另外，設(shè)定Vr等于V1′。
V1′＝Vr＝Vdd/2(2)根據(jù)以上所述，乘法電路的輸出Vo1成為Vo1-V1′=-EC(CP1)T(CP1)(V1-V1′)---(3)]]>反相放大單元AMP1中I43的輸出經(jīng)接地電容CG4接地，另外，I42的輸出經(jīng)一對(duì)平衡電阻RE41、RE42連接電源及接地。由此，能防止包含反饋系統(tǒng)的放大電路的振蕩。
乘法電路的反相放大單元AMP1中I41、I42、I43及RE41、RE42經(jīng)電源開關(guān)SWS與電源Vdd連接。通過斷開電源開關(guān)SWS可以完全停止這些MOS反相器中的功耗。
如圖2所示，加法器ADDER把由多個(gè)電容C21～C2n構(gòu)成的電容耦合器CP2的輸出連接到反相放大單元AMP2，把多個(gè)輸入電壓V21～V2n分別與C21～C2n相連接。關(guān)于電容耦合器CP2也和CP1一樣，定義總?cè)萘縏(CP2)。但，設(shè)定C21＝C22＝C23＝…＝C2n(4)反相放大單元AMP2由于和乘法器MUL的反相放大器的結(jié)構(gòu)相同因而省略圖示。但是，設(shè)定該反相放大單元AMP2的反饋電容的容量等于T(CP2)，設(shè)定加法器的輸出Vo2成為下述規(guī)格化加法運(yùn)算的逆。Vo2-V2′=-1nΣi=1n(V2i-V2′)---(5)]]>而且在加法器中反相放大單元AMP2內(nèi)MOS反相器的電源Vdd也能夠由電源開關(guān)斷開，可以適宜地停止功耗。
如圖3所示，取樣保持電路S/H的構(gòu)成為串聯(lián)連接模擬開關(guān)SW31、耦合電容C31、反相放大單元AMP31、模擬開關(guān)SW32、耦合電容C32以及反相放大單元AMP32，SW31上連接輸入電壓V3。
開關(guān)SW31具有圖7的結(jié)構(gòu)，在相互連接n型、p型的一對(duì)MOS晶體管的漏極、源極組成的晶體管電路T71的漏極上連接輸入電壓V7，經(jīng)由同樣構(gòu)造的虛擬晶體管DT把T71的源極連接到輸出端子T07。晶體管電路T71中nMOS晶體管的柵極上輸入S71，pMOS晶體管的柵極上輸入用反相器I7把S71反相了的信號(hào)。由此，S71為高電平時(shí)，T71導(dǎo)通，低電平時(shí)，T71關(guān)斷。
開關(guān)SW31閉合時(shí)，對(duì)C31進(jìn)行充放電，使其成為對(duì)應(yīng)于輸入電壓V3的電位。另一方面，開關(guān)SW32在SW31斷開時(shí)閉合，對(duì)C32進(jìn)行充放電使其成為對(duì)應(yīng)于C31的電位的電位。通過SW31、SW32這樣聯(lián)動(dòng)地開斷，能夠可靠地取樣保持輸入電壓，而且不受其后的輸入的影響，可以把保持了的數(shù)據(jù)作為輸出電壓Vo3輸出。
反相放大單元AMP31、AMP32和上述AMP1結(jié)構(gòu)相同，而且，設(shè)定反饋電容的容量分別等于輸入側(cè)的耦合電容C31、C32。由此，與后級(jí)的負(fù)載無關(guān)而穩(wěn)定地保持被保持了的電位。
反相放大單元AMP31、AMP32中的MOS反相器及電阻經(jīng)電源開關(guān)SWS連接電源Vdd，可以適宜地停止功耗。
匹配濾波器是各個(gè)使用者(接收終端)從與用戶數(shù)相同個(gè)數(shù)的信號(hào)序列抽出本終端的信號(hào)的電路，其分支數(shù)(乘法器的個(gè)數(shù))對(duì)應(yīng)于擴(kuò)展率。另外，在移動(dòng)通信中，有時(shí)產(chǎn)生由于反射等而延遲了的信號(hào)被合成到原信號(hào)上的多路徑，并從信號(hào)序列抽取出連續(xù)個(gè)數(shù)的信號(hào)。從而，在檢測(cè)出傳給本終端的信號(hào)(初始同步捕獲)后，不必根據(jù)所有分支進(jìn)行處理。然而，直到初始同步捕獲結(jié)束之前，要參照全部的信號(hào)，也存在需要根據(jù)全部分支進(jìn)行運(yùn)算的時(shí)期。
于是，初始同步捕獲后，由于僅使以全部分支內(nèi)的本終端的信號(hào)為中心的連續(xù)數(shù)個(gè)分支(以下稱為“窗幅W”，一般是3個(gè)分支)動(dòng)作，故通過由上述電源開關(guān)的操作，停止不需要的乘法電路中反相放大單元AMP1的動(dòng)作，可以減少功耗。另外，如果獨(dú)立于匹配濾波器而另外設(shè)置進(jìn)行多分支的乘法運(yùn)算和該乘法結(jié)果的相加運(yùn)算的電路，在初始同步捕捉后僅使該小電路動(dòng)作，則可以停止匹配濾波器。這種情況下，也能夠停止加法電路和取樣保持電路，可以使用這些電路的電源開關(guān)。
這里，把以上的計(jì)算過程分解顯示為以下的步驟。
步驟1-1向全部的SH、MUL、ADD供電，并且計(jì)算Vo11(1)～Vo11(W)。
步驟1-2
在下一個(gè)Vo11(W＋1)的定時(shí)內(nèi)，停止向SH(W＋1)～SH(N)的供電，僅持續(xù)向SH(1)～SH(W)供電。另外，在該定時(shí)內(nèi)，進(jìn)行由SH(W)實(shí)施的新Vin的取樣保持動(dòng)作。在該保持結(jié)束時(shí)，開始向SH(W＋1)的供電，準(zhǔn)備下一數(shù)據(jù)的保持。
步驟1-3然后按照SH(W＋1)、SH(W＋2)、…、SH(N－1)的順序擴(kuò)展供電的取樣保持電路，依次取樣保持新的Vin。
步驟1-4在SH(N－1)的取樣保持動(dòng)作結(jié)束的同時(shí)，開始向SH(N)供電，并且開始向MUL、ADD電路供電。
步驟1-5開始SH(N)的聯(lián)樣保持動(dòng)作，返回到步驟1，計(jì)算新的Vo11(1)～Vo11(N)，然后重復(fù)步驟2以后的動(dòng)作。
對(duì)于N＝8、W＝3的情況，把以上的步驟示于表1。表1中，對(duì)于應(yīng)保持的信號(hào)用“0”表示各電路的供電狀態(tài)，用“X”表示停止供電狀態(tài)。
〔表1〕第1實(shí)施例中各電路的供電狀況
下面，根據(jù)
進(jìn)一步使功耗減少的第2實(shí)施例。
圖5中，匹配濾波器電路對(duì)于多個(gè)取樣保持電路S/H51～S/H56并聯(lián)連接輸入電壓Vin(以基準(zhǔn)電壓Vr為基準(zhǔn)的電壓)，從各取樣保持電路產(chǎn)生H(高)、L(低)2個(gè)系統(tǒng)的輸出。取樣保持電路連接控制電路CTRL，控制電路進(jìn)行控制，使依次在某個(gè)取樣保持電路中獲取Vin。
另外，取樣保持電路根據(jù)控制電路的控制，把輸入電壓Vin導(dǎo)向H側(cè)或L側(cè)的某一方，而在另一方連接基準(zhǔn)電壓Vr。該路徑選擇對(duì)應(yīng)于應(yīng)乘到輸入信號(hào)上的1比特碼進(jìn)行，在該階段結(jié)束乘法運(yùn)算。
取樣保持電路S/H51～S/H56(圖中以S/H51為代表)如圖6那樣構(gòu)成，輸入電壓Vin被連接到和上述SW31同樣的開關(guān)SW6上。開關(guān)SW6的輸出連接到耦合電容C6上，電容C6的輸出上連接著和上述反相放大單元AMP1同樣的反相放大單元AMP6。AMP6的輸出輸入到和上述多路轉(zhuǎn)換器MUX1同樣的2個(gè)多路轉(zhuǎn)換器MUX61、MUX62，另外，這些多路轉(zhuǎn)換器上連接著共同的基準(zhǔn)電壓Vr。若SW6閉合，則C6以對(duì)應(yīng)于Vin的電荷充電，依據(jù)AMP6的反饋功能保證輸出的線性特性。而且，其后在開關(guān)SW6斷開時(shí)，取樣保持電路S/H51保持Vin。
開關(guān)SW6、多路轉(zhuǎn)換器MUX61、MUX62由控制信號(hào)S61、S62、S63控制，一旦閉合后，S61在應(yīng)獲取輸入電壓的時(shí)刻斷開SW6。S62、S63是互逆了的信號(hào)，在一方的多路轉(zhuǎn)換器輸出Vin時(shí)，另一方的多路轉(zhuǎn)換器輸出Vr。MUX61產(chǎn)生上述H(高)系統(tǒng)的輸出，MUX62是L(低)系統(tǒng)的輸出。該H、L對(duì)應(yīng)于擴(kuò)展碼的“1“、”-1“，在應(yīng)把碼“1”乘到某時(shí)刻的輸入電壓上時(shí)，從MUX61輸出Vin，應(yīng)乘以“-1”時(shí)，從MUX62輸出Vin。
信號(hào)S62對(duì)應(yīng)于擴(kuò)展碼，在S62＝1時(shí)，把1×V1＝V1輸出到AD51p。這時(shí)S63是-1，把對(duì)應(yīng)于0的Vr輸出到AD51m。另一方面，在S62＝-1時(shí)，把對(duì)應(yīng)于0的Vr輸出到AD51p。這時(shí)，S63是+1，把1×V1＝V1輸出到AD51m。
若把輸入信號(hào)Vin在某時(shí)刻t的接收信號(hào)表示為Vin(t)，則用Vin(t)表現(xiàn)上述式(1)的X(t)就成為y(t)=Σi=0N-1d(i)Vin(t-iΔt)---(6)]]>這些Vin(t－iΔt)是由各取樣保持電路保持的輸入電壓，d(i)是應(yīng)給予該時(shí)刻的各取樣保持電路的信號(hào)S62(擴(kuò)展碼)。對(duì)于在某時(shí)刻被保持的信號(hào)的順序擴(kuò)展碼是一定的，在獲取新的信號(hào)的定時(shí)內(nèi)，更換最早的信號(hào)，獲取新的信號(hào)。這時(shí)，S/H51～S/H56和d(i)的對(duì)應(yīng)關(guān)系發(fā)生偏離，控制電路進(jìn)行與此對(duì)應(yīng)的d(i)的位移。在不進(jìn)行對(duì)于這樣的S/H51～S/H56的碼供給的位移時(shí)，將進(jìn)行S/H間的信號(hào)(數(shù)據(jù))傳送，并將發(fā)生伴隨數(shù)據(jù)傳送的誤差。即，碼的位移在防止數(shù)據(jù)的傳送誤差方面有效。
式(6)中的累加運(yùn)算在上述加法單元AD51p、AD51m、AD52、AD53中進(jìn)行，在AD53、AD52中分別累加各取樣保持電路的輸出電壓VH、VL。不直接進(jìn)行該累加運(yùn)算，而是把S/H51～S/H56分為多個(gè)組，對(duì)每個(gè)組在AD51p、AD51m中累加1次輸出VH、VL。而且，累加VH的AD51p的輸出全部輸入到AD52，累加VL的AD51m的輸出全部輸入到AD53。這里，圖5中示出6個(gè)S/H51～S/H56，把它們分為每3個(gè)一組，而一般擴(kuò)展碼是一百～數(shù)百比特或更長的碼，故設(shè)置對(duì)應(yīng)于該比特?cái)?shù)的個(gè)數(shù)的取樣保持電路。
如圖9所示，加法單元AD51p(AD51m也同樣)具有由對(duì)應(yīng)于1組中取樣保持電路的個(gè)數(shù)的電容C91、C92、C93構(gòu)成的電容耦合器CP9，其輸出連接到和AMP1同樣的AMP9上，CP9的輸出以良好的線性作為輸出電壓Vo9而輸出。若設(shè)各電容C91～C93的輸入電壓為V91、V92、V93，AMP9的反饋電容為CF9，則AMP9的輸出Vo9成為Vo9=-C91V91+C92V92+C93V93CF9---(7)]]>這里，V91～V93和Vo9是以基準(zhǔn)電壓Vr為基準(zhǔn)的電壓，另外，設(shè)定C91＝C92＝C93＝CF9/3。由此，可以得到Vo9=-V91+V92+V933---(8)]]>的反相加法運(yùn)算值的規(guī)格化輸出。依據(jù)該規(guī)格化，可防止最大電壓超過電源電壓。
如圖10所示，加法單元AD52具有由對(duì)應(yīng)于所連接的AD51p或AD51m的個(gè)數(shù)的電容C101、C102構(gòu)成的電容耦合器CP10，其輸出連接和AMP1同樣的反相放大單元AMP10。由此，CP10的輸出以良好的線性在AMP10的輸出端形成。若設(shè)各電容C101、C102的輸入電壓為V101、V102，AMP10的反饋電容為CF10，則AMP10的輸出Vo10成為Vo10=-C101V101+C102V102CF10---(9)]]>這里，V101、V102和Vo10是以基準(zhǔn)電壓Vr為基準(zhǔn)的電壓，另外，設(shè)定C101＝C101＝CF10/2，由此，可以得到Vo10=-V101+V1022---(10)]]>的加法運(yùn)算值的規(guī)格化輸出。依據(jù)該規(guī)格化，可防止最大電壓超過電源電壓。
如圖11所示，加法單元AD53具有由對(duì)應(yīng)于所連接的2個(gè)AD51p或AD51m及AD52的電容C111、C112、C113構(gòu)成的電容耦合器CP11，其輸出連接著和AMP1同樣的AMP11。由此，CP11的輸出以良好的線性在AMP11的輸出端形成。若設(shè)各電容C111～C113的輸入電壓(以Vr為基準(zhǔn)的電壓)為V111、V112、V113，設(shè)AMP11的反饋電容為CF11，則AMP11的輸出Vo11(以Vr為基準(zhǔn)的電壓)成為Vo11=-C111V111+C112V112+C113V113CF11---(11)]]>這里，設(shè)定C111＝C112＝C113/2＝CF11/2，則可以得到Vo11=-V111+V112+2V1132---(12)]]>的反相加法運(yùn)算值的規(guī)格化輸出。另外，C113的權(quán)重設(shè)定為C111、C112的2倍是為了除去在AD52中規(guī)格化的影響(與未規(guī)格化的V10、V11匹配)。依據(jù)以上的規(guī)格化，可防止最大電壓超過電壓。
這里，一般化地歸納由AD51p、AD51m、AD52、AD53進(jìn)行的運(yùn)算。設(shè)以S62(i)表示作用于第i個(gè)S/H5i的信號(hào)S62，以IS62(i)表示其逆，則AD52的輸出Vo10(t)成為Vo10=1NΣi=0N-1IS62(i)+12V(t-iΔt)---(13)]]>AD53的輸出Vo11(t)成為Vo11(t)=-1N{NVo10-Σi=0N-1S62(i)+12V(t-iΔt)}---(14)]]>并進(jìn)行如下的運(yùn)算Vo11(t)=1NΣi=0N-1{S62(i)V(t-iΔt)-IS62(i)V(t-iΔt)}2---(15)]]>這里，S63(i)＝1或-1S62(i)＝1時(shí)IS62(i)＝-1S62(i)＝-1時(shí)IS62(i)＝1上述基準(zhǔn)電壓Vr由圖12所示的基準(zhǔn)電壓生成電路Vref生成。該基準(zhǔn)電壓生成電路把3級(jí)串聯(lián)反相器I15、I16、I17的最末級(jí)輸出反饋到初級(jí)輸入端的電路，和上述加法單元一樣，通過接地電容CG12、平衡電阻RE121、RE122防振處理?；鶞?zhǔn)電壓生成電路Vref的輸出在其輸入輸出電壓相等的穩(wěn)定點(diǎn)收斂，依據(jù)各MOS反相器的閾值設(shè)定可以生成希望的基準(zhǔn)電壓。一般為確保在正負(fù)兩方向上有充分大的動(dòng)態(tài)范圍，大多數(shù)設(shè)定Vr＝Vdd/2。這里Vdd是MOS反相器的電源電壓。
以上匹配濾波器電路由于進(jìn)行依據(jù)電容耦合的模擬加法運(yùn)算，故電路規(guī)模與數(shù)字處理時(shí)相比大幅度縮小，另外，由于是并行加法運(yùn)算故處理速度快。再者，由于取樣保持電路和加法單元的輸入輸出全部是電壓信號(hào)，故極少消耗電流，功耗少。
上述式(15)意味著在取樣保持電路中，在每個(gè)時(shí)間Δt保持最新的輸入信號(hào)Vin，生成新的Vo11，這時(shí)，消耗下述式(16)所示的功率。
這里，定義以下的變量。
N分支數(shù)(擴(kuò)展率)W窗幅Ps1個(gè)取樣保持電路的功耗Pm1個(gè)乘法電路的功耗Pa加法電路總體的功耗，Pt總體電路的功耗。
依據(jù)以上定義，計(jì)算功耗如下，Pt＝N2(Ps+Pm)+NPa(16)用于通信等的反擴(kuò)頻中的匹配濾波器在初始同步捕獲后，沒有必要計(jì)算1周期部分的N個(gè)Vo11。即，若設(shè)同步捕獲的搜索范圍為W(也稱為窗幅)，則計(jì)算N個(gè)Vo11(t)內(nèi)連續(xù)的W個(gè)Vo11(t)，而不需要其余(N－W)個(gè)Vo11(t)的計(jì)算。從而，交替反復(fù)W次的計(jì)算和(N－W)次的停止計(jì)算。當(dāng)把在某時(shí)間t中保持了數(shù)據(jù)的取樣保持電路記為SH(t)時(shí)，則以上的計(jì)算過程能夠分解為以下步驟。
步驟2-1全部的SH、MUL、ADD都動(dòng)作，另外，SH電路還結(jié)束了直到SH(1)、SH(2)、…、SH(N)取樣保持動(dòng)作。SH(1)進(jìn)行新的Vin的保持，并在進(jìn)行Vo11(1)的計(jì)算的同時(shí)輸出該值。以這種反復(fù)，計(jì)算Vo11(W)。
步驟2-2在下一個(gè)Vo11(W+1)的定時(shí)內(nèi)停止向SH(W＋2)～SH(N)及SH(1)的供電，僅持續(xù)向SH(2)～SH(W＋1)供電。進(jìn)行由SH(W＋1)實(shí)施的新Vin的保持。在該保持結(jié)束的時(shí)刻，開始向SH(W＋2)供電，準(zhǔn)備下一個(gè)數(shù)據(jù)的保持。
步驟2-3然后，按SH(W＋2)、SH(W＋3)、…、SH(N)的順序擴(kuò)展供電的取樣保持電路，依次保持新的Vin。
步驟2-4在Vo11(N)保持結(jié)束的同時(shí)，開始向SH(1)供電，并且開始向MUL、ADD電路供電。
步驟2-5返回到步驟1，計(jì)算Vo11(1)～Vo11(w)，重復(fù)步驟2以下的動(dòng)作。
對(duì)于N=8、W=3的情況，把以上的步驟示于表2。表2中，對(duì)于應(yīng)保持的信號(hào)，以“○”表示各電路的供電狀態(tài)，以“×”表示停止供電狀態(tài)。
〔表2〕第2實(shí)施例中各電路的供電狀況
這里，若把停止向不需要的電路供電而僅向一部分電路進(jìn)行供電時(shí)的功耗記為Pp，則PP=Pt-{(N-W+1)N-W2Ps+(N-W)NPm+(N-W)Pa}---(17)]]>若設(shè)功率比Rt＝Pp/Pt，則N=128、P=1、10、30時(shí)的Rt如表3給出。另外，表中同時(shí)示出關(guān)于取樣保持電路的功率比Rs、關(guān)于乘法電路的功率比Rm，關(guān)于加法電路的功率比Ra，另外，Rt是根據(jù)包含在取樣保持電路、乘法電路、加法電路中的每一個(gè)運(yùn)算放大器的個(gè)數(shù)算出的。
〔表3〕依據(jù)部分供電算出的功率比(N＝128時(shí))
從上述可知取樣保持電路停止動(dòng)作產(chǎn)生的節(jié)電效果很大，能夠達(dá)到少于以往1/2的功率。
另外，不言而喻，在以往的數(shù)字式匹配濾波器電路(圖14)中，通過中斷電源Vdd對(duì)于乘法電路DM的連接能夠得到同樣的效果。
如上所述，與本發(fā)明有關(guān)的匹配濾波器電路根據(jù)同步捕獲后可以僅取樣一部分信號(hào)的經(jīng)驗(yàn)，中斷向不需要的電路供電，著眼于擴(kuò)展碼是1比特的數(shù)據(jù)序列，在把輸入信號(hào)取樣保持為時(shí)間序列的模擬信號(hào)后，用多路轉(zhuǎn)換器分路為“1”或“-1”序列，通過電容耦合把各個(gè)序列信號(hào)并行相加，對(duì)這些電路進(jìn)行間斷供電，因此具有能夠把供電抑制為最小限度的出色效果。
權(quán)利要求
1.匹配濾波器電路，在具備對(duì)于輸入電壓串聯(lián)連接的多個(gè)作為第1取樣保持電路(S/H)的取樣保持電路，該電路包含連接輸入電壓的第1模擬開關(guān)(SW31)、連接該第1模擬開關(guān)的輸出的第1耦合電容(C31)、由連接該第1耦合電容的輸出的奇數(shù)級(jí)MOS反相器構(gòu)成的第1反相放大單元(AMP31)和把該第1反相放大單元的輸出連接到輸入端的第1反饋電容(CF4)；第1乘法電路(MUL)，該電路是對(duì)應(yīng)于各取樣保持電路設(shè)置的第1乘法電路(MUL)，包含并聯(lián)連接對(duì)應(yīng)的取樣保持電路(S/H)的輸出的多個(gè)第1多路轉(zhuǎn)換器(MUX1～MUX3)、合并這些第1多路轉(zhuǎn)換器的輸出的第1電容耦合器(CP1)，由連接該第1電容耦合器的輸出的奇數(shù)級(jí)MOS反相器構(gòu)成的第2反相放大單元(AMP1)和把該第2反相放大單元的輸出連接到輸入端的第2反饋電容(CF4)；包含有連接上述第1乘法電路的輸出的第2電容耦合器(CP2)的第1加法單元(ADDER)的匹配濾波器電路中，特征在于上述MOS反相器經(jīng)由第2模擬開關(guān)(SWS)與電源相連接。
2.權(quán)利要求1中記述的匹配濾波器電路，特征在于第1取樣的保持電路中進(jìn)而還設(shè)置連接第1反相放大單元的輸出的第3模擬開關(guān)(SW32)、連接該第3模擬開關(guān)的輸出的第2耦合電容(C32)、由連接該第2耦合電容的輸出的奇數(shù)級(jí)MOS反相器構(gòu)成的第3反相放大單元(AMP32)和把該第3反相放大單元的輸出連接到輸入端的第3反饋電容(CF4)，上述第3模擬開關(guān)經(jīng)由第4模擬開關(guān)(SWS)與電源相連接。
3.匹配濾波器電路，在具備第2取樣保持電路(S/H51～S/H56)，該電路包含連接輸入電壓的第5模擬開關(guān)(SW6)、連接該第5模擬開關(guān)的輸出的第3耦合電容(C6)、由連接該第3耦合電容的輸出的奇數(shù)級(jí)MOS反相器構(gòu)成的第4反相放大單元(AMP6)、把該第4反相放大單元的輸出連接到輸入端的第4反饋電容(CF4)，把該第4反相放大單元的輸出或基準(zhǔn)電壓(Vr)擇一輸出的第2多路轉(zhuǎn)換器(MUX61)、以和該第2多路轉(zhuǎn)換器(MUX61)的輸出相反的選擇輸出第4反相放大單元(的輸出)或基準(zhǔn)電壓的第3多路轉(zhuǎn)換器(MUX62)；第2加法單元(AD52)，包含連接各第2取樣保持電路的第1多路轉(zhuǎn)換器的輸出的多個(gè)第4耦合電容(C101、C102)、由合并并連接這些第4耦合電容的輸出的奇數(shù)級(jí)MOS反相器構(gòu)成的第5反相放大單元(AMP10)、把該第5反相放大單元的輸出連接到輸入端的第5反饋電容(CF4)；第3加法單元(AD53)，包含連接各第2取樣保持電路的第2多路轉(zhuǎn)換器的輸出及第2加法單元的輸出的多個(gè)第5耦合電容(C111～C113)、由合并并連接這些第5耦合電容的輸出的奇數(shù)級(jí)MOS反相器構(gòu)成的第6反相放大單元(AMP11)、把該第6反相放大單元的輸出連接到輸入端的第6反饋電容(CF4)；控制電路(CTRL)，用于在閉合上述第2取樣保持電路內(nèi)某一個(gè)中的上述第5模擬開關(guān)的同時(shí)斷開其它的開關(guān)，并以預(yù)定的組合切換各第2取樣保持電路的第1、第2多路轉(zhuǎn)換器的匹配濾波器電路中，特征在于上述MOS反相器經(jīng)由第6模擬開關(guān)(SWS)與電源相連接。
4.匹配濾波器電路，在權(quán)利要求3中記述的匹配濾波器電路中，把第2取樣保持電路(S/H51～S/H56)分為多個(gè)組，對(duì)于各組設(shè)置連接第2多路轉(zhuǎn)換器(MUX61)的輸出的第4加法單元(AD51p)和連接第3多路轉(zhuǎn)換器(MUX62)的輸出的第5加法單元(AD51m)，所有組的第4加法單元的輸出輸入到第2加法單元，所有組的第5加法單元的輸出輸入到第3加法單元，第4加法單元包含連接各第2取樣保持電路中第2多路轉(zhuǎn)換器的輸出的多個(gè)第6耦合電容(C91～C93)、由合并而且連接這些第6耦合電容的輸出的奇數(shù)級(jí)MOS反相器構(gòu)成的第7反相放大單元(AMP9)和把該第7反相放大單元的輸出連接到輸入端的第7反饋電容(CF4)，第5加法單元包含連接各取樣保持電路中第3多路轉(zhuǎn)換器的輸出的多個(gè)第7耦合電容(C91～C93)，由合并而且連接這些第7耦合電容的輸出的由奇數(shù)級(jí)MOS反相器構(gòu)成的第7反相放大單元(AMP9)和把該第7反相放大單元的輸出連接到輸入端的第7反饋電容(CF4)，在這樣的匹配濾波器電路中，特征在于上述MOS反相器經(jīng)由第7模擬開關(guān)(SWS)連接電源。
5.匹配濾波器電路，在由具備奇數(shù)級(jí)MOS反相器所構(gòu)成的第8反相放大單元(I15～I(xiàn)17)和把該第8反相放大單元的輸出連接到輸入端的反饋電路的基準(zhǔn)電壓生成電路(Vref)生成基準(zhǔn)電壓(Vr)的權(quán)利要求3中記述的匹配濾波器電路中，特征在于上述MOS反相器經(jīng)由第8模擬開關(guān)(SWS)與電源相連接。
6.權(quán)利要求1或權(quán)利要求3中記述的匹配濾波器電路，特征在于各反相放大單元在輸出端和地之間連接接地電容(CG4)，在最末級(jí)的MOS反相器的前級(jí)，MOS反相器的輸出由一對(duì)平衡電阻(RE41、RE42)連接電源(Vdd)及接地，電源側(cè)的平衡電阻(RE1)經(jīng)由第9模擬開關(guān)(SWS)連接電源。
7.權(quán)利要求6中記述的匹配濾波器電路，特征在于設(shè)定MOS反相器的閾值使基準(zhǔn)電壓(Vr)成為MOS反相器的電源電壓(Vdd)的1/2。
8.權(quán)利要求3中記述的匹配濾波器電路，特征在于可切換成使控制電路(CTRL)對(duì)于各取樣保持電路(S/H51～S/H56)的設(shè)定，能循環(huán)所有的取樣保持電路。
9.權(quán)利要求3中記述的匹配濾波器電路，特征在于該電路設(shè)定為在初始同步捕獲結(jié)束后，僅向以匹配濾波器的輸出的峰值為中心的預(yù)定窗幅內(nèi)的取樣保持電路供電，然后依次向后級(jí)的取樣保持電路供電，在由全部取樣保持電路實(shí)施的信號(hào)保持結(jié)束的時(shí)刻，由整個(gè)電路進(jìn)行運(yùn)算。
10.權(quán)利要求1中記述的匹配濾波器電路，特征在于該電路設(shè)定為在初始同步捕獲結(jié)束后，僅由初級(jí)取樣保持電路向預(yù)定窗幅內(nèi)的取樣保持電路供電，然后依次向后級(jí)的取樣保持電路供電，在由全部取樣保持電路實(shí)施的信號(hào)保持結(jié)束的時(shí)刻由整個(gè)電路進(jìn)行運(yùn)算。
全文摘要
本發(fā)明提供了與以往技術(shù)相比更進(jìn)一步抑制了功耗的匹配濾波器。根據(jù)同步捕獲后可以僅取樣一部分信號(hào)的經(jīng)驗(yàn)，中斷向不需要的電路供電。另外，本發(fā)明著眼于擴(kuò)展碼是1比特的數(shù)據(jù)序列，在把輸入信號(hào)取樣保持為時(shí)間序列的模擬信號(hào)后，用多路轉(zhuǎn)換器將其分別為“1”或“-1”的序列，通過電容耦合把各個(gè)序列信號(hào)并行相加，對(duì)該電路間斷地進(jìn)行供電。
文檔編號(hào)H03H17/02GK1146666SQ9611086
公開日1997年4月2日 申請(qǐng)日期1996年7月26日 優(yōu)先權(quán)日1995年7月28日
發(fā)明者壽國梁, 周長明, 山本誠, 高取直 申請(qǐng)人:株式會(huì)社鷹山, 夏普株式會(huì)社