專利名稱：具有受控時鐘發(fā)生器的快速∑-△調(diào)制器的制作方法
背景本發(fā)明涉及受控時鐘發(fā)生器，尤其涉及用于需要不重疊時鐘的∑-Δ調(diào)制器的受控時鐘發(fā)生器。
模-數(shù)(A/D)變換器有廣泛的應用是公知的。許多這些應用要求A/D變換器具有高分辨率并能高速工作。在已有的各種把模擬信號變換成為數(shù)字形式的技術(shù)中，一種稱為∑-Δ變換的技術(shù)結(jié)合了過取樣和噪聲整形，它已成為最經(jīng)常被使用的一種技術(shù)。這是因為過取樣消除了對精確和昂貴的抗混淆濾波器的需要，如果采用其它變換技術(shù)，就需要這種濾波器。

圖1表示在已有技術(shù)中非∑-Δ類型的A/D變換器103與復抗混淆濾波器101連接的結(jié)構(gòu)。
與之相反，圖2表示已有技術(shù)中的∑-Δ類型的A/D變換器的結(jié)構(gòu)。復抗混淆濾波器101已被簡單得多的前置濾波器201所代替。在∑-Δ調(diào)制器之后的是數(shù)字抽取濾波器205。前置濾波器201和∑-Δ調(diào)制器203對容限的要求都比復抗混淆濾波器101對容限的要求寬松得多。此外，在∑-Δ調(diào)制器203之后的數(shù)字抽取濾波器205是精確的，不受制造工藝變化的影響。
∑-Δ調(diào)制器還可被集成在混合信號的VLSI集成電路內(nèi)。在這種電路中，∑-Δ調(diào)制器中的噪聲整形器經(jīng)常利用開關(guān)電容器技術(shù)來實現(xiàn)。授權(quán)給小弗格森(Ferguson)等人的美國專利第5 311 181號描述了采用開關(guān)電容器∑-Δ調(diào)制器的高分辨率A/D變換器的理論和應用，該專利全文授引于此作參考文獻。
開關(guān)電容器∑-Δ調(diào)制器為了正常工作需要兩相時鐘。普通開關(guān)電容器∑-Δ調(diào)制器的時鐘需求如圖3所示。如所示的那樣，兩個相位P1，P2必需是不重疊。就是說，在第一相位P1被解斷言和第二相位P2被斷言之后必需有非零持續(xù)時間的間隔T1。同樣地，在第二相位P2被解斷言和第一相位P1被斷言之后也必需有非零持續(xù)時間的間隔T2。
改善開關(guān)電容器濾波器的噪聲性能的一種已知方法是采用這樣的設(shè)計來將在開關(guān)電容器上的開關(guān)引入的誤差電壓減至最小，這種設(shè)計如圖4所示，除標準第一和第二相位時鐘P1、P2外，還需要兩個超前相位時鐘P1e、P2e。(在某些已有技術(shù)的描述中，基準點與在此描述的基準點相反，所以這四個相位時鐘被認為包括標準第一及第二相位時鐘以及第一及第二滯后相位時鐘。但是，不管名稱如何，操作原理是一樣的。)必需在開關(guān)電容器濾波器的運算放大器穩(wěn)定下來所需的時間內(nèi)閉合該濾波器內(nèi)的開關(guān)，還必需在改變存儲在電容器內(nèi)的電荷所需的時間內(nèi)閉合該濾波器內(nèi)的開關(guān)。在圖4中，這些時間由各個信號的肯定斷言來確定。對超前相位時鐘信號在開關(guān)電容器濾波器內(nèi)的使用的更詳細的討論可以在瑞士Lausanne出版社1994年7月4-8日出版的M.Rebeschini所著的《模擬和混合集成電路的實際方面》第37-61頁上的“開關(guān)電容電路設(shè)計的實際考慮”中找到，這一內(nèi)容援引于此作參考。
雖然在許多應用中要求∑-Δ調(diào)制器以非常高的速度工作，但限制因素是兩相時鐘的精度。例如，每一相位時鐘P1、P1e、P2、P2e的斷言時間寬度Tsettle通常至少是15納秒。第一相位時鐘P1滯后超前相位時鐘P1e的滯后量T1至少是3納秒。同樣地，第二相位時鐘P2滯后超前相位時鐘P2e的滯后量T3也至少是3納秒。此外，在此期間沒有一個相位時鐘P1、P1e、P2、P2e被斷言的不重疊時間T2和T5都應至少為3納秒長。
因此，四個時鐘的一完整周期Tcycle(例如第一超前相位時鐘P1e的第一次斷言401和該第一超前相位時鐘P1e的下一次斷言403之間的時間間隔)需要的最短時間是Tcycle＝2*Tsettle+T1+T2+T3+T5＝2×15納秒+4×3納秒＝42納秒由以上公式可看出開關(guān)電容器∑-Δ調(diào)制器的執(zhí)行速度的理論上限是1/42納秒＝23.8MHz。但是，這種調(diào)制器的任何實際設(shè)計都必需考慮這一事實即產(chǎn)生各個相位時鐘P1、P1e、P2、P2e的普通電路都具有允許任一時間T1、T2、T3、T4、T5和T6偏離所需長度的容限。這是因為各個相位時鐘P1、P1e、P2、P2e通常都是如圖5所示地取自經(jīng)過一系列延時級503的基準時鐘501。圖6表示由這一電路結(jié)構(gòu)產(chǎn)生的信號。每一延時級503產(chǎn)生的輸出是其被延時了數(shù)量Δ的輸入的再現(xiàn)。基準時鐘501和7個延時信號D1out…D7out提供給把它們變成4個相位時鐘P1、P1e、P2、P2e的邏輯電路。
普通延時級503更詳細地示于圖7。輸入信號701提供給產(chǎn)生反相信號703的第一反相器裝置。延時量取決于反相信號703需要多長時間把電容器705充電到使第二反相器改變其輸出的值。遺憾的是延時量不是恒定的，而是隨溫度、工藝變化、電源以及輸入信號變化。當需要產(chǎn)生3納秒的最短延時時，通常的延時擴散是可以在3納秒和6納秒之間變化的延時。
現(xiàn)在回到設(shè)計高速開關(guān)電容器∑-Δ調(diào)制器的問題，時鐘發(fā)生器通常的延時擴散是+/-40％。由于以上已求出可允許的最短周期時間Tcycle是42納秒，所以可期望把這一周期時間作為最短周期時間的時鐘發(fā)生器將能夠產(chǎn)生形成如下最長周期時間的時鐘
因此，不能夠指望采用普通時鐘發(fā)生器的開關(guān)電容∑-Δ調(diào)制器以比1/98納秒＝10.2MHz快的速度進行工作。
如果希望使開關(guān)電容器∑-Δ調(diào)制器以更高的速率工作，例如以13MHz，則可允許的最長周期時間Tcycle就是1/(13×106)＝77納秒。這意味著必需使時鐘發(fā)生器的延時擴散不劣于
延時擴散＝29％而不是通常的40％的延時擴散。但是，目前不可能設(shè)計具有這一精度級的延時級503。因此，普通技術(shù)已經(jīng)妨礙了開關(guān)電容器∑-Δ調(diào)制器以大大高于約10MHz的時鐘速率進行工作。
已有技術(shù)、例如授權(quán)給Saleh的美國專利第5349352號已討論了向∑-ΔA/D變換器提供較少噪聲的基準時鐘501的問題。為了消除可變周期噪聲，例如來自電源線的集中在60Hz的噪聲，該已有技術(shù)描述了圖8所示的裝置，在該裝置中，鎖相環(huán)803接收有噪聲的時鐘信號801，并產(chǎn)生提供給A/D變換器807的噪聲較少的基準時鐘805。該A/D變換器807然后可以按照以上相對于圖5-7描述的方式利用該基準時鐘805產(chǎn)生各個相位時鐘P1、P1e、P2、P2e。顯然，因為這一技術(shù)沒有解決在A/D變換器807內(nèi)部的延時級503產(chǎn)生的問題，所以它不能夠使該A/D變換器以非常高的速率工作。就是說，即使基準時鐘805可以具有較好的質(zhì)量，但仍不能指望延時級503精確地產(chǎn)生非常接近所要求的最短延時3納秒的延時。
概要因此，本發(fā)明的目的是提供產(chǎn)生不重疊的時鐘信號的方法和設(shè)備，這些不重疊的時鐘信號的質(zhì)量足以使∑-Δ調(diào)制器以大大地高于利用普通技術(shù)已能夠?qū)崿F(xiàn)的速率的速率進行工作。根據(jù)本發(fā)明的一個方面，上述及其它目的在這樣的設(shè)備中實現(xiàn)，該設(shè)備包括接收基準時鐘信號的輸入裝置和與該輸入裝置連接的、根據(jù)所接收的基準時鐘信號產(chǎn)生多個延時基準時鐘信號的可控延時裝置。對于多個延時基準時鐘的每一個，相應的延時量可由控制信號進行控制。該設(shè)備還包括與該輸入裝置和與該延時裝置連接的、產(chǎn)生誤差信號的相位比較器裝置，該誤差信號的大小正比于所接收該基準時鐘信號和預先選定的最大延時基準時鐘信號之一之間的被測相位關(guān)系與預定相位關(guān)系的偏離量。在一替代實施例中，該相位比較器裝置只與該可控延時裝置連接，產(chǎn)生其大小正比于多個延時基準時鐘信號的第一個預先選定延時基準時鐘信號和多個延時基準時鐘信號的第二個預先選定延時基準信號之間的被測相位關(guān)系與預定相位關(guān)系的偏離量。
在這兩個實施例中，誤差信號提供給可控延時裝置作為控制多個延時基準時鐘信號的各個的延時量的控制信號。通過這種方式反饋該誤差信號，可控延時裝置產(chǎn)生的延時量就鎖定成為一穩(wěn)定量。
該設(shè)備還包括根據(jù)多個延時基準時鐘信號產(chǎn)生不重疊的第一和第二相位時鐘信號的邏輯裝置。在本發(fā)明的一個實施例中，第一相位時鐘信號包括第一超前相位時鐘信號和第一標準相位時鐘信號，第二相位時鐘信號包括第二超前相位時鐘信號和第二標準相位時鐘信號。最后，該設(shè)備包括開關(guān)電容器∑-Δ調(diào)制器裝置。該開關(guān)電容器∑-Δ調(diào)制器裝置包括接收不重疊的第一和第二相位時鐘信號的時鐘輸入裝置；接收待調(diào)制信號的信號輸入裝置；以及包括開關(guān)電容器電路的、在該不重疊的第一和第二相位時鐘信號的控制下調(diào)制該待調(diào)制信號的裝置。
通過使用以這種方式產(chǎn)生的不重疊時鐘，開關(guān)電容器∑-Δ調(diào)制器可以按照大大地高于10MHz(例如13MHz或更高)的速率工作。
根據(jù)本發(fā)明的另一個方面，可控延時裝置包括多個串接的可控延時級，這些串接可控延時級包括第一可控延時級以及一個或多個后續(xù)的串接可控延時級。這些串接可控延時級的每一個級都具有接收控制信號的輸入端，該控制信號控制這些串接可控延時級的所述一個級產(chǎn)生的延時量。該第一可控延時級從輸入裝置接收基準時鐘信號，在輸出端產(chǎn)生第一延時基準時鐘信號。此外，該一個或多個后續(xù)的串接可控延時級接收各個串接可控延時級的前一可控延時級的輸出信號，根據(jù)該輸出信號產(chǎn)生進一步延時的基準時鐘信號。
附圖簡述閱讀以下結(jié)合附圖給出的詳細說明將懂得本發(fā)明的目的和優(yōu)點，附圖中圖1是已有技術(shù)中的非∑-Δ類型的A/D變換器與復抗混淆濾波器連接的結(jié)構(gòu)的圖示；圖2是已有技術(shù)中的∑-Δ類型的A/D變換器的結(jié)構(gòu)的圖示；圖3是普通開關(guān)電容器∑-Δ調(diào)制器的時鐘需求的時序圖；圖4是性能改進的開關(guān)電容器濾波器的時鐘需求的定時圖，包括兩個超前相位時鐘以及第一和第二相位時鐘；圖5是已有技術(shù)的產(chǎn)生開關(guān)電容器∑-Δ調(diào)制器的時鐘的一系列延時級的方框圖；圖6是圖5的該系列延時級產(chǎn)生的信號的時序圖；圖7是普通延時級更詳細的方框圖；圖8是消除將作為模-數(shù)變換器的基準時鐘被提供的時鐘內(nèi)的可變周期噪聲的已有技術(shù)的方框圖；圖9是本發(fā)明的包括時鐘發(fā)生器和∑-Δ調(diào)制器的設(shè)備的一最佳實施例的方框圖；圖10是在本發(fā)明中采用的相位比較器更詳細的方框圖；圖11是在本發(fā)明的一實施例中采用的可控延時級的詳細方框圖。
詳細描述現(xiàn)在參看附圖描述本發(fā)明的各個特征，圖中相同的部分用相同的標號來表示。
現(xiàn)在參看圖9描述本發(fā)明的最佳實施例。開關(guān)電容器∑-ΔA/D變換器901利用普通技術(shù)進行設(shè)計，盡管如此，但因為按照以下方式產(chǎn)生的非常準確的相位時鐘P1、P1e、P2、P2e的緣故，它能夠以13MHz或更高的速度工作。在本發(fā)明的最佳實施例中，通過使用普通技術(shù)，例如利用鎖相環(huán)(PLL)803消除會在被作為信號源的有噪聲的時鐘801中出現(xiàn)的可變周期噪聲，基準時鐘805的質(zhì)量得到了改善。當然，鎖相環(huán)803的應用不是本發(fā)明的關(guān)鍵。可以采用任何提供穩(wěn)定、無顫動的基準時鐘805的技術(shù)。
根據(jù)本發(fā)明，5個可控延時級903-1，…903-5串聯(lián)連接，所以當基準時鐘805被提供給第一可控延時級903-1時，就按照前四個可控延時級903-1，……903-4輸出的先后得到一組延時不斷增大的時鐘信號(OUTD)905-1，……，905-4。第5個可控延時級903-5的目的是提供第4個可控延時級903-4的負載，該負載等于其它3個可控延時級903-1，……，903-3每一個的負載。第5個可控延時級903-5的輸出沒有被使用。
除OUTD信號905-x外，本發(fā)明的最佳實施例讓每一個可控延時級903-1，……，903-5還輸出OUTQ信號913-x和OUTQ*信號915-x。OUTQ信號913-x在數(shù)值上等于OUTD信號905-x。OUTQ*信號915-x是OUTQ信號913-x的補信號。產(chǎn)生OUTQ和OUTQ*信號913-x、915-x的目的是把它們提供給邏輯電路907。這樣做可以相同地加載每一個OUTD信號905-x，以便每一可控延時級903-x都將基本上提供相同的延時量，在最佳實施例中，這一延時量是5納秒，以便使開關(guān)電容器∑-ΔA/D變換器901以13MHz進行工作。
邏輯電路907把OUTQ和OUTQ*信號913-1，……，913-4，915-1，……，915-4變換成為非常精確的相位時鐘P1，P1e、P2，P2e。根據(jù)眾所周知的技術(shù)設(shè)計邏輯電路907，以便產(chǎn)生彼此具有合適的占空因數(shù)和延時的相位時鐘P1、P1e、P2、P2e。
為了操作可控延時級903-1，……903-5來獲得非常小的延時擴散特性，把相位比較器909引入到設(shè)計中去。相位比較器909具有兩個輸入端。相位比較器909的第一輸入端接收第一個延時信號OUTQ，例如由第一可控延時級903-1產(chǎn)生的OUTQ913-1。相位比較器909的第二輸入端接收第二個延時信號OUTQ，例如由第四可控延時級903-4產(chǎn)生的OUTQ 913-4。提供給相位比較器909的這兩個延時信號的選擇是依賴于相位比較器909的具體設(shè)計的設(shè)計選擇的問題。如果選擇在相位方面相差較大的兩個信號，而不是選擇相當接近(即被少量延時)的兩個信號，則相位比較器909就可以更容易設(shè)計，并且還更精確。在本發(fā)明的一替代實施例中，提供給相位比較器909的信號之一是基準時鐘805而不是OUTQ信號913-x之一。
現(xiàn)在參看圖10描述相位比較器909的操作，該圖是相位比較器909更詳細的方框圖。相位比較器909執(zhí)行兩個比較首先，兩個延時時鐘信號OUTDx905-x和OUTD x+y 905-(x+y)被提供給相位比較器1001相應的第一和第二輸入端。(如上所述，延時時鐘信號OUTD905之一可替換地是基準時鐘805。)相位比較器1001的輸出是被測相位關(guān)系信號1003。該被測相位關(guān)系信號1003然后被提供給比較器1005的第一輸入端。比較器1005的第二輸入端接收表示這兩個延時時鐘信號OUTDx905-x、OUTDx+y905-(x+y)之間的所需相位關(guān)系的基準信號1007。預先確定該所需相位關(guān)系來表示將在選定的兩個延時時鐘信號OUTDx905-x、OUTDx+y905-(x+y)之間產(chǎn)生的全部所需延時。
現(xiàn)在再參看圖9，誤差信號911被提供給5個可控延時級903-1，……，903-5的每一個的控制輸入端。這些控制延時級903-x(1≤x≤5)之一的最佳實施例如圖11所示。與圖5所示的延時級503一樣，可控延時級903-x包括串聯(lián)連接的兩個反相器電路1101，1103，在這兩個反相器電路1101，1103之間設(shè)置了第一電容器1105來控制在啟動和關(guān)閉第二反相器電路1103時的延時。第二電容器1111連接在第二反相器1103的輸出端和地之間，控制在產(chǎn)生輸出信號OUTD905-x時的延時。在可控延時級903-x的該最佳實施例中，該實施例被設(shè)計成為一個集成電路，第一和第二電容器1105、1111在該電路中以在電源電壓VDD和地之間串接的P晶體管和n晶體管的柵極電容的形式來實現(xiàn)。柵極電容的這種方式的使用在本領(lǐng)域是眾所周知的，在此不再詳述。
可控延時級903-x與延時級503的不同之處在于它還有兩個n晶體管1107、1109，各連接在兩個反相器電路1101、1103相應的一個和地之間。n晶體管1107、1109每一個的柵極接收相位比較器909產(chǎn)生的誤差信號911。通過斷言誤差信號911，就能夠控制兩個電容器1105、1111每一個的放電時間，由此就動態(tài)地控制了在輸入導線1113和輸出信號OUTD905-x之間引入的延時量。
在一替代實施例中，這兩個n晶體管1107、1109可用連接在每一反相器1101、1103和電源電壓VDD之間的P晶體管(未示出)來代替。在這一替代結(jié)構(gòu)中，是對兩個電容器1105、1111每一個的充電時間而不是對放電時間進行控制。當然，還可以設(shè)計具有用于控制這兩個晶體管1105、1111的充電和放電時間的n和p晶體管的延時級。但是，在后一種情況中，將不得不提供兩個輸入控制電壓(n和p晶體管各一個)，這會使相位比較器909的設(shè)計更加復雜。
除上述元件外，例示性的延時級903-x還具有第三、第四和第五反相器電路1115、1117、1119。第四反相器電路1117與第二反相器電路1103的輸出端連接，以便它可以產(chǎn)生反相信號OUTQ*915-x。第四反相器電路1117的輸出端還與第五反相器電路1119的輸入端連接，第五反相器電路1119產(chǎn)生可提供給邏輯電路907的非反相信號OUTQ913-x。向邏輯電路907提供非反相信號OUTQ913-x而不是提供延時輸出信號OUTD 905-x的理由是保證在前四個可控延時級903-1，……，903-4的每一個中的第二反相器電路1103看到相同的容性負載，即下一可控延時級903-x的輸入，由此使這四個可控延時級903-1，……，903-4之間的定時差減至最小。如以下將更詳細地描述的那樣，其輸出沒有被使用的第五可控延時級903-5只是用來向第四可控延時級903-4的第二反相器電路1103提供均勻負載。
為了保證可控延時級903-1，……，903-4每一個的第一反相器電路1101也看到與第二反相器電路1103的輸出端所看到的容性負載相同的容性負載，在每一可控延時級903-x內(nèi)設(shè)置了第三反相器電路1115。在第一個給定的可控延時級903-x內(nèi)，該第三反相器電路1115是第一反相器電路1101的負載，下一個可控延時級903-(x+1)的第一反相器電路1101是該第一個給定的可控延時級903-x的第二反相器電路1103的負載。
本發(fā)明不受圖11所示可控延時級903-x的應用的限制。相反，本領(lǐng)域普通技術(shù)人員都懂得還可以采用其它類型的受控延時級。
現(xiàn)在回到圖9，可以看出相位比較器909與可控延時級903-1，……，903-4一起構(gòu)成了在達到所述相位關(guān)系時將穩(wěn)定下來的鎖相環(huán)。因為在該最佳實施例中，該電路被制成單塊集成電路，所以制造工藝保證了每一可控延時級903-1，……903-5引入的延時量基本上是相同的，各級間的不同只有幾個百分點。因此，根據(jù)兩個延時時鐘信號OUTDx905-x、OUTDx+y 905-(x+y)的測量值控制延時量就基本上保證了每一可控延時級903-1，……，903-5都產(chǎn)生所需的延時量。
這樣一來，這四個延時時鐘905-1，……905-4具有比在已有技術(shù)中被用來為∑-Δ調(diào)制器產(chǎn)生時鐘信號的普通延時級503所產(chǎn)生的容限嚴格得多的容限。由于更好容限的緣故，延時時鐘905-1，……，905-4可以以更高的速度(例如13MHz和13MHz以上)進行工作，并可仍被提供給邏輯電路907來產(chǎn)生相位時鐘P1、P1e、P2、P2e，不會有使任一時間T1、T2、T3、T4、T5和T6(見圖4)比最小可接受持續(xù)時間短的危險。在設(shè)計邏輯電路907時，必需注意保證不引入將影響到相位時鐘P1，P1e、P2、P2e的容限的可變延時。例如，在用CMOS集成電路實現(xiàn)的設(shè)計中，必需保證邏輯電路907的全部輸出節(jié)點都具有相等的寄生電容，以便使每一相位時鐘P1、P1e、P2、P2e都具有相同的延時。在例示性實施例中，通過產(chǎn)生代替OUTD信號905-x被提供給邏輯電路907的單獨信號OUTQ913-x和OUTQ*915-x已解決了這一問題，這兩個信號僅用于產(chǎn)生正確定時的目的。還有，如參看圖11所說明的那樣，可控延時級903-x之一的最佳實施例保證了間級的寄生電容是相同的。
對于一具體實施例描述了本發(fā)明。但是，本領(lǐng)域的普通技術(shù)人員容易想到，可以按照與上述最佳實施例的方式不同的特定方式來實施本發(fā)明。這樣做可以不脫離本發(fā)明的精神。例如，例示性實施例使用了5個可控延時級903-1，……903-5，實際上用其中的前4個來產(chǎn)生非常精確的相位時鐘P1、P1e、P2、P2e。但是，延時級的實際個數(shù)以及選擇那些延時級來被相位比較器909進行監(jiān)控是設(shè)計選擇的事情。
因此，最佳實施例只是說明性的，絕不應被看作是限制性的。發(fā)明的范圍由所附權(quán)利要求書而不是由以上描述來確定，落在權(quán)利要求書的范疇內(nèi)的所有變化和等同物都被權(quán)利要求書所覆蓋。
權(quán)利要求
1.一設(shè)備，包括接收基準時鐘信號的輸入裝置；與該輸入裝置連接的、根據(jù)所接收的基準時鐘信號產(chǎn)生多個延時基準時鐘信號的可控延時裝置；對于多個延時基準時鐘信號的每一個，相應的延時量可由控制信號進行控制；與該輸入裝置和與該可控延時裝置連接的、產(chǎn)生誤差信號的相位比較器裝置，該誤差信號的大小正比于所接收的基準時鐘信號和預先選定的多個延時基準時鐘信號之一之間的被測相位關(guān)系與預定相位關(guān)系的偏離量，該誤差信號被提供給該可控延時裝置，作為控制多個延時基準時鐘信號的每一個的延時量的控制信號；根據(jù)多個延時基準時鐘信號產(chǎn)生不重疊的第一和第二相位時鐘信號的邏輯裝置；以及開關(guān)電容器∑-Δ調(diào)制器裝置，包括接收該不重疊的第一和第二相位時鐘信號的時鐘輸入裝置；接收待調(diào)制信號的信號輸入裝置；以及包括開關(guān)電容器電路的、在該不重疊的第一和第二相位時鐘信號的控制下調(diào)制該待調(diào)制信號的裝置。
2.權(quán)利要求1的設(shè)備，在該設(shè)備中第一相位時鐘信號包括第一超前相位時鐘信號和第一標準相位時鐘信號；以及第二相位時鐘信號包括第二超前相位時鐘信號和第二標準相位時鐘信號。
3.權(quán)利要求1的設(shè)備，其中的可控延時裝置包括多個串接的可控延時級，這些串接可控延時級包括第一可控延時級以及一個或多個后續(xù)的串接可控延時級，在該設(shè)備中多個串接可控延時級的每一個級都具有接收控制信號的輸入端，該控制信號控制這些串接可控延時級的所述一個級產(chǎn)生的延時量；該第一可控延時級從輸入裝置接收基準時鐘信號，在輸出端產(chǎn)生第一延時基準時鐘信號；以及該一個或多個后續(xù)的串接可控延時級接收多個串接可控延時級的前一可控延時級的輸出信號，根據(jù)該輸出信號產(chǎn)生進一步延時的基準時鐘信號。
4.一設(shè)備，包括接收基準時鐘信號的輸入裝置；與該輸入裝置連接的、根據(jù)所接收的基準時鐘信號產(chǎn)生多個延時基準時鐘信號的可控延時裝置，對于多個延時基準時鐘信號的每一個，相應的延時量可由控制信號進行控制；與該可控延時裝置連接的、產(chǎn)生誤差信號的相位比較器，該誤差信號的大小，正比于多個延時基準時鐘信號的第一預先選定延時基準時鐘信號和多個延時基準時鐘信號的第二預先選定延時基準時鐘信號之間的被測相位關(guān)系與預定相位關(guān)系的偏離量，該誤差信號被提供給該可控延時裝置，作為控制多個延時基準時鐘信號的每一個的延時量的控制信號；根據(jù)多個延時基準時鐘信號產(chǎn)生不重疊的第一和第二相位時鐘信號的邏輯裝置；以及開關(guān)電容器∑-Δ調(diào)制器裝置，包括接收該不重疊的第一和第二相位時鐘信號的時鐘輸入裝置；接收待調(diào)制信號的信號輸入裝置；以及包括開關(guān)電容器電路的、在該不重疊的第一和第二相位時鐘信號的控制下調(diào)制該待調(diào)制信號的裝置。
5.權(quán)利要求4的設(shè)備，在該設(shè)備中第一相位時鐘信號包括第一超前相位時鐘信號和第一標準相位時鐘信號；以及第二相位時鐘信號包括第二超前相位時鐘信號和第二標準相位時鐘信號。
6.權(quán)利要求4的設(shè)備，其中的可控延時裝置包括多個串接的可控延時級，這些串接可控延時級包括第一可控延時級以及一個或多個后續(xù)的串接可控延時級，在該設(shè)備中多個串接可控延時級的每一個都具有接收控制信號的輸入端，該控制信號控制這些串接可控延時級的所述一個級產(chǎn)生的延時量；該第一可控延時級從輸入裝置接收基準時鐘信號，在輸出端產(chǎn)生第一延時基準時鐘信號；以及該一個或多個后續(xù)的串接可控延時級接收前一可控延時級的輸出信號，根據(jù)該輸出信號產(chǎn)生進一步延時的基準時鐘信號。
7.調(diào)制信號的方法，包括以下步驟接收基準時鐘信號；利用可控延時裝置根據(jù)所接收的基準時鐘信號產(chǎn)生多個延時基準時鐘信號；測量所接收的基準時鐘信號和預先選定的多個延時基準時鐘信號之一之間的相位關(guān)系；將該被測相位關(guān)系與預定相位關(guān)系作比較，并根據(jù)比較結(jié)果產(chǎn)生誤差信號；利用該誤差信號來控制由該可控延時裝置產(chǎn)生的延時量，然后產(chǎn)生其后的多個延時基準時鐘信號；根據(jù)該其后的多個延時基準時鐘信號產(chǎn)生不重疊的第一和第二相位時鐘信號；把待調(diào)制信號施加到開關(guān)電容器∑-Δ調(diào)制器裝置的信號輸入裝置；以及利用該開關(guān)電容器∑-Δ調(diào)制器裝置在該不重疊的第一和第二相位時鐘信號的控制下調(diào)制該待調(diào)制信號。
8.調(diào)制信號的方法，包括以下步驟接收基準時鐘信號；利用可控延時裝置根據(jù)所接收的基準時鐘信號產(chǎn)生多個延時基準時鐘信號；測量多個延時基準時鐘信號的第一預先選定延時基準時鐘信號和多個延時基準時鐘信號的第二預先選定延時基準時鐘信號之間的相位關(guān)系；將被測相位關(guān)系與預定相位關(guān)系作比較，并根據(jù)比較結(jié)果產(chǎn)生誤差信號；利用該誤差信號來控制由該可控延時裝置產(chǎn)生的延時量，然后產(chǎn)生其后的多個延時基準時鐘信號；根據(jù)該其后的多個延時基準時鐘信號產(chǎn)生不重疊的第一和第二相位時鐘信號；把待調(diào)制信號施加到開關(guān)電容器∑-Δ調(diào)制器裝置的信號輸入裝置；以及利用該開關(guān)電容器∑-Δ調(diào)制器裝置在該不重疊的第一和第二相位時鐘信號的控制下調(diào)制該待調(diào)制信號。
全文摘要
一設(shè)備接收一基準時鐘(805)信號,該基準時鐘信號然后被施加給若干個串接可控延時級(903—1……903—5)。每一延時級的輸出是其輸入的進一步的延時,延時量被控制信號(911)進行控制。多個延時基準時鐘信號的第一預先選定延時基準時鐘信號和多個延時基準時鐘信號的第二預先選定延時基準時鐘信號之間的相位關(guān)系被測量?；蛘?可以是基準時鐘信號和預先選定的多個延時基準時鐘信號之一之間的相位關(guān)系被測量。被測相位關(guān)系與所需相位關(guān)系作比較,差值是一誤差信號(911),該誤差信號被反饋給延時級作為延時控制信號。這樣一來,延時級的延時基準時鐘輸出就彼此鎖定成為非常穩(wěn)定的所需相位關(guān)系。這些延時基準時鐘然后被邏輯電路(907)變換成為供開關(guān)電容器∑－△調(diào)制器使用的不重疊相位時鐘。通過使用如此產(chǎn)生的時鐘,就可以以13MHz或更高的速率進行開關(guān)電容器∑－△調(diào)制。
文檔編號H03K5/15GK1181163SQ9619311
公開日1998年5月6日 申請日期1996年2月16日 優(yōu)先權(quán)日1995年2月16日
發(fā)明者H·文德魯普 申請人:艾利森電話股份有限公司