專利名稱：交錯取樣式雙音復(fù)頻產(chǎn)生方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系一種交錯取樣式雙音復(fù)頻產(chǎn)生方法及裝置，尤指一種運(yùn)用相位累加技術(shù)及僅使用一單一解碼器，配合一交錯取樣信號產(chǎn)生裝置于系統(tǒng)時鐘周期的正半周及負(fù)半周分別進(jìn)行交錯取樣動作及一可預(yù)乘輸入值加法器的預(yù)乘及動作，使獲致一數(shù)字復(fù)頻正弦波振幅值，該數(shù)字復(fù)頻正弦波振幅值可經(jīng)由一數(shù)字/模擬轉(zhuǎn)換器的轉(zhuǎn)換而得出一所需的模擬雙音復(fù)頻(DTMF)信號輸出。
一般目前普遍所采用的傳統(tǒng)已知的雙音復(fù)頻產(chǎn)生器，如就其電子電路的硬件結(jié)構(gòu)而言，其皆系采用模擬電路，如已知的撥號器CIC9145(CIC為工業(yè)技術(shù)研究院電子研究所商標(biāo))，即歸類此傳統(tǒng)已知的模擬電路結(jié)構(gòu)，此類模擬電路因其須將所欲產(chǎn)生的頻率的每個周期分成32等分，在此情況下，該系統(tǒng)時鐘(System Clock)最低都要數(shù)十萬赫茲以上，在此電路架構(gòu)下，系統(tǒng)時鐘無法使用低頻石英來產(chǎn)生準(zhǔn)確的雙音復(fù)頻(DTMF)輸出信號，導(dǎo)致前述傳統(tǒng)已知的模擬式的雙音復(fù)頻產(chǎn)生器有電路操作電流增加，應(yīng)用成本增加，再者，測試模擬集成電路較不容易，而且于模擬集成電路制作中，模擬集成電路的參數(shù)變化亦非常敏感，且在工作時，對于環(huán)境雜音及溫度變化也很敏感等等缺點(diǎn)。
請參考

圖1，此圖系傳統(tǒng)已知撥號器的方塊圖，而其中雙音復(fù)頻產(chǎn)生器111的部分主要包括三個電路方塊一數(shù)據(jù)鎖定及編碼(data latch and encoder)114電路方塊、一行及列可編程計數(shù)器(column and row counter)113電路方塊及一數(shù)字/模擬轉(zhuǎn)換器(D/A converter)112，如是，組構(gòu)成一組已知模擬式的雙音復(fù)頻產(chǎn)生器111，雖說該已知雙音復(fù)頻產(chǎn)生器目前仍被廣泛使用，然在此電路架構(gòu)下，不僅無法使低頻石英產(chǎn)生高準(zhǔn)確度的雙音復(fù)頻信號，而且一旦須改變輸出頻率時，則必須修改硬件架構(gòu)，實(shí)并不符經(jīng)濟(jì)效益。
也基于上述原因，目前亦有所謂數(shù)字相位累加式雙音復(fù)頻產(chǎn)生器被研發(fā)出來以取代舊有模擬式雙音復(fù)頻產(chǎn)生器，然其目前僅止于理論階段，并未見其在市面上使用，其可行性亦有所疑義處，且其功能與本申請相比，亦有其不盡完善之處；請再參閱圖2，此圖系已知的數(shù)字相位累加式雙音復(fù)頻產(chǎn)生器的電路方塊流程圖，由本圖可了解其動作流程其系先經(jīng)由一鍵盤(如撥號器或電話機(jī))輸入一行信號及一列信號分別進(jìn)入一行相位選擇器201及一列相位選擇器202，并由該行相位選擇器201及該列相位選擇器202分別選擇某一行及某一列，并將該行信號及該列信號轉(zhuǎn)換成行及列的相位碼，該相位碼每經(jīng)一系統(tǒng)時鐘，即將相位碼累加一次，再分別放至一行暫存器205及一列暫存器206中，該兩暫存器205、206的輸出再分別送至一行只讀存儲器207及一列只讀存儲器208，使將一行及列正弦波檢知表(Sine-Wave Look up Table)的值分別取出，另一方面，該行暫存器205及該列暫存器206的輸出亦各送回一行加法器203及一列加法器204以作為下次相位值相加的加數(shù)。該行只讀存儲器207及該列只讀存儲器208的輸出僅為該行或列的數(shù)字正弦波值，其通過一合成加法器209將該行與列的數(shù)字正弦波值相加，再經(jīng)一簡單的R-2R網(wǎng)路所構(gòu)成的一數(shù)字/模擬轉(zhuǎn)換器210轉(zhuǎn)換，便得到一雙音復(fù)頻信號的輸出。
雖說上述所提數(shù)字相位累加式雙音復(fù)頻產(chǎn)生器已知技術(shù)亦是采用數(shù)字式，但經(jīng)深入了解仍可歸納出以下幾點(diǎn)缺點(diǎn)1.已知數(shù)字相位累加式雙音復(fù)頻產(chǎn)生器系利用解碼器(以只讀存儲器ROM來完成)將累加所得的相位轉(zhuǎn)換成正弦波的振幅輸出，由于同時有兩個正弦波要轉(zhuǎn)換，故須運(yùn)用兩個解碼器，一個為行解碼器，一個為列解碼器，以分別解出兩個正弦波的振幅，如是會造成成本上的增加。
2.由于該行及列的正弦波檢知表系存放于該行只讀存儲器及列該只讀存儲器中，而在雙音復(fù)頻的規(guī)格中有所謂預(yù)先加強(qiáng)(Pre-emphasis)的規(guī)定，即存在行的電壓幅度比列的電壓幅度大2分貝(dB)的問題，為解決此問題，故需使用兩組解碼器來分別解出行及列的值，使得該已知技術(shù)比較本發(fā)明而言因該已知技術(shù)需要借助兩組解碼器對行及列分別計算填表，且解碼器需分開，不但成本高，而且相當(dāng)麻煩。
3.該已知數(shù)字相位累加式雙音復(fù)頻產(chǎn)生器的輸出值變化率是1/T(T為系統(tǒng)時鐘的周期)，若比較本發(fā)明，本發(fā)明輸出變化率為1/(T×2)，其取樣速率比該已知技術(shù)提高了一倍，因此可知該已知技術(shù)其失真(Distortion)程度較大。
因之，本發(fā)明目的除改進(jìn)目前廣泛使用的模擬式雙音復(fù)頻產(chǎn)生器的缺點(diǎn)，同時亦對已知數(shù)字相位累加式雙音復(fù)頻產(chǎn)生器的功能及結(jié)構(gòu)上的增進(jìn)有所改善；針對先前技術(shù)已知的數(shù)字相位累加式雙音復(fù)頻產(chǎn)生器而言，本發(fā)明采用了交錯取樣技術(shù)及可預(yù)乘輸入值的加法器，其提供了解決預(yù)先加強(qiáng)(即行輸出需比列輸出大2dB，因而需使用兩組解碼器來分別解出行及列之值的問題)的方法，此外，也因本發(fā)明采用了交錯取樣技術(shù)，因此使輸出變化率是1/(T×2)，其取樣速率提高了一倍，使降低了失真(distortion)問題，同時，更因本發(fā)明采用了交錯取樣技術(shù)，并將已知數(shù)字相位累加式雙音復(fù)頻產(chǎn)生器的該合成加法器以一可預(yù)乘輸入值加法器取代，使得節(jié)省了一組解碼器，大大的降低了電路復(fù)雜度及成本。
總而言之，本發(fā)明關(guān)鍵在于加入了一交錯取樣信號產(chǎn)生裝置及一可預(yù)乘輸入值加法器，通過該交錯取樣信號產(chǎn)生裝置可將行及列的取樣值于系統(tǒng)時鐘的正半周及負(fù)半周分別取樣，也由于行及列兩正弦波乃系一起輸出，若共用一解碼器，勢必發(fā)生搶用解碼器的問題，而此一問題亦是借助該交錯取樣信號發(fā)生裝置，采用交錯取樣方式來加以解決；至于該可預(yù)乘輸入值加法器則用以將原為列的數(shù)字振幅值乘以一倍率后成為行的數(shù)字振幅值，或是將原為行的數(shù)字振幅值乘一倍率后成為列數(shù)字振幅的值，而就事實(shí)而論，正弦波對應(yīng)同一相位振幅的相對值是一樣的，僅是會有倍率不同而已，因此可以僅用一解碼器解出一個歸一化(normalize)的值，然后再以可預(yù)乘輸入值加法器加以預(yù)乘及相加處理，最后，再經(jīng)一數(shù)字/模擬轉(zhuǎn)換器，即可轉(zhuǎn)換輸出一模擬雙音復(fù)頻信號；其中該歸一化的步驟，茲舉列如下將兩正弦波ASin[θ(t)]與BSin[θ(t)]均除以|B|加以歸一，則得(A/|B|)Sin[θ(t)]與Sin[θ(t)]，此即對BSin[θ(t)]歸一化，此時再將Sin[θ(t)]的值存入一解碼器中，若要得到BSin[θ(t)]則將該解碼器的輸出乘以|B|，而若要得到ASin[θ(t)]則將該解碼器的輸出乘以A/|B|。
本發(fā)明系一種交錯取樣式雙音復(fù)頻產(chǎn)生方法，其方法步驟包括(a)根據(jù)一輸入信號，使產(chǎn)生一行及列相位累加值；(b)使該行或列相位累加值借助一交錯取樣動作以分別取樣該行或列的相位累加值；(c)根據(jù)該行或列累加相位值之交錯取樣，令該行或列相位累加值借助一解碼動作以轉(zhuǎn)換成一相對應(yīng)該行或列相位的振幅值輸出；以及(d)使該行或列的振幅輸出值經(jīng)運(yùn)算轉(zhuǎn)換后輸出一雙音復(fù)頻(DualTone Multiple Frequency)的信號。
當(dāng)然，其中該方法步驟(a)尚包括下列步驟(a1)以一輸入裝置輸入一輸入信號于一控制器；(a2)使該控制器控制一行或列相位選擇器輸出一適當(dāng)?shù)男谢蛄械南辔恢担?a3)以一行或列加法器使該行或列相位選擇器的輸出值與一行或列暫存器內(nèi)的值相加為一行或列的相位累加值；(a4)令該行或列暫存器的該相位累加值鎖住一個時鐘周期，并在下一個時鐘周期通過該行或列加法器使該行或列相位選擇器的輸出值與該行或列暫存器內(nèi)的值相加。
當(dāng)然，其中該方法步驟(a)中的該輸入裝置系可為鍵盤，撥號器或電話機(jī)。
當(dāng)然，其中該方法步驟(b)中其系通過一交錯取樣信號產(chǎn)生裝置于系統(tǒng)時鐘(System Clock)的正半周及負(fù)半周分別交錯取樣該行或列的相位累加值，并將之輸入至一解碼器。
當(dāng)然，其中該方法步驟(c)中該解碼器系接受該交錯取樣信號產(chǎn)生裝置的控制以接受該行或列暫存器的該相位累加值，并將之轉(zhuǎn)換成相對應(yīng)該行或列的相位之一相對振幅值，該相對振幅值再輸入至一可預(yù)乘輸入值加法器。
當(dāng)然，其中該相對振幅值系為經(jīng)歸一化(normalize)處理的一數(shù)字正弦波輸出值。
當(dāng)然，其中該方法步驟(d)尚包括下列步驟(d1)令該解碼器的該輸出振幅值輸出至一可預(yù)乘輸入值加法器；(d2)根據(jù)接受該交錯取樣信號產(chǎn)生裝置的控制以決定該可預(yù)乘輸入值加法器是否將解碼器的輸出預(yù)乘一特定倍率抑或不乘，(d3)令該預(yù)乘特定倍率抑或不乘的結(jié)果與一加法暫存器的輸出相加；(d4)令該加法暫存器同時鎖住該相加的新結(jié)果直至下一次該解碼器有新的輸出時；(d5)令該加法暫存器鎖住的新結(jié)果輸出給一數(shù)字模擬轉(zhuǎn)換器，通過該數(shù)字模擬轉(zhuǎn)換器將輸入的數(shù)字信號轉(zhuǎn)換成模擬雙音復(fù)頻(DTMF)的輸出信號。
本發(fā)明系一種交錯取樣式雙音復(fù)頻產(chǎn)生器，其系包括一相位累加產(chǎn)生器，根據(jù)一輸入信號產(chǎn)生一行相位累加值及一列相位累加值；一交錯取樣信號產(chǎn)生裝置，電連接于該相位累加產(chǎn)生器，其系用以交錯取樣一行及列的相位累加值；一解碼器，電連接于該交錯取樣信號產(chǎn)生裝置并受其控制，用以接受一行或列相位累加值，并將該相位累加值轉(zhuǎn)換成一相對應(yīng)該行或列相位的相對振幅值；以及一可預(yù)乘輸入值加法器，電連接于該解碼器，可使該解碼器的輸出值預(yù)乘一設(shè)定值，并再經(jīng)運(yùn)算轉(zhuǎn)換成一雙音復(fù)頻的輸出信號。
當(dāng)然，其中該相位累加產(chǎn)生器尚包括一控制器，其系根據(jù)一輸入信號以產(chǎn)生一輸出控制信號；一相位選擇器，其系包括一行相位選擇器及一列相位選擇器；一加法器，其系包括一行加法器及一列加法器；一暫存器，其系包括一行暫存器及一列暫存器。
當(dāng)然，其中該控制器系用以控制該行相位選擇器及該列相位選擇器使產(chǎn)生一行及列的相位值。
當(dāng)然，其中該行及列的相位值各相對應(yīng)一所需頻率。
當(dāng)然，其中該行或列加法器系用以將該行或列相位選擇器的輸出值與該行或列暫存器內(nèi)的值相加，該相加值再輸入于該行或列暫存器。
當(dāng)然，其中該行或列暫存器系用以將該行或列加法器的輸出鎖住一個時鐘周期，并在下一時鐘周期提供一輸出值予該行或列加法器使與該行或列相位選擇器相加以產(chǎn)生一相位累加值，該相位累加值再輸入于一解碼器。
當(dāng)然，其中該交錯取樣信號產(chǎn)生裝置系用以控制于一取樣時鐘的正半周及負(fù)半周的分別取樣動作。
當(dāng)然，其中該交錯取樣信號產(chǎn)生裝置系用以控制一可預(yù)乘輸入值加法器是否預(yù)乘一預(yù)設(shè)值的動作。
當(dāng)然，其中該交錯取樣信號產(chǎn)生裝置系用以產(chǎn)生一行或列輸出切換信號(SW)、一列輸出觸發(fā)信號(RCK)、一行輸出觸發(fā)信號(CCK)。
當(dāng)然，其中該解碼器系用以接受該交錯取樣信號產(chǎn)生裝置的交錯取樣控制以使接受該行或列暫存器的相位累加值，并將該相位累加值轉(zhuǎn)換成相對應(yīng)該相位的相對振幅值輸出。
當(dāng)然，其中該可預(yù)乘輸入值加法器系受該交錯取樣信號產(chǎn)生裝置的控制以決定是否將該解碼器的輸出值預(yù)乘一預(yù)設(shè)值。
當(dāng)然，其中該可預(yù)乘輸入值加法器系用以將原為列的值乘以一倍率后成為行的值，或是將原為行的值乘一倍率后成為列的值。
當(dāng)然，其中該加法暫存器系用以將該可預(yù)乘輸入值加法器的輸出值鎖住以供下一次該可預(yù)乘輸入值加法器有新的輸入值時供相加之用，并再次將該新值鎖住到下一次值改變時使用。
當(dāng)然，其中該數(shù)字模擬轉(zhuǎn)換器系將來自該加法暫存器的一數(shù)字信號，并將該數(shù)字信號轉(zhuǎn)為一模擬信號輸出。
當(dāng)然，其中該模擬信號輸出系為C.C.I.T.T.Q.23所規(guī)范的一雙音復(fù)頻輸出信號(DTMF)，或合于一定誤差之內(nèi)的信號。
當(dāng)然，其中該行或列輸出切換信號(SW)系用以選擇是將行暫存器抑或列暫存器的輸出電連接到該解碼器的輸入端，并控制該可預(yù)乘輸入值加法器的輸入端以選擇所需預(yù)乘的一定值。
當(dāng)然，其中該列輸出觸發(fā)信號(RCK)系于該解碼器輸出穩(wěn)定之后，使該加法暫存器讀入并鎖住當(dāng)時的可預(yù)乘輸入值加法器的輸出值，并同時可為該行加法器的觸發(fā)信號，使該行加法器動作。
當(dāng)然，其中該行輸出觸發(fā)信號(CCK)系于該解碼器輸出穩(wěn)定之后，使該加法暫存器讀入并鎖住當(dāng)時可預(yù)乘輸入值加法器的輸出值，并同時可為該列加法器的觸發(fā)信號，使該列加法器動作。
本發(fā)明得借助下列簡單附圖及說明，獲得一更深入的了解圖1已知雙音復(fù)頻產(chǎn)生器實(shí)施例的撥號器方塊圖；圖2已知數(shù)字相位累加式雙音復(fù)頻產(chǎn)生器動作流程方塊圖；圖3本發(fā)明的交錯取樣式雙音復(fù)頻產(chǎn)生器動作流程方塊圖；圖4本發(fā)明的交錯取樣式雙音復(fù)頻產(chǎn)生器的交錯取樣信號產(chǎn)生裝置電路圖；圖5本發(fā)明的交錯取樣式雙音復(fù)頻產(chǎn)生器的交錯取樣信號產(chǎn)生裝置時序圖；圖6本發(fā)明的交錯取樣式雙音復(fù)頻產(chǎn)生器的可預(yù)乘輸入值加法器合并加法暫存器電路方塊圖；請參考圖3，借助此圖，我們可進(jìn)一步了解本發(fā)明的交錯取樣式雙音復(fù)頻產(chǎn)生器的整個電路動作流程，由圖中可知，本發(fā)明系先經(jīng)由一控制器12接受一輸入信號并產(chǎn)生一輸出控制信號至一行相位選擇器1及一列相位選擇器4，由該行及列兩相位選擇器1、4分別選擇某一行信號及某一列信號，并將該行信號及列信號轉(zhuǎn)換輸出一適當(dāng)?shù)南辔恢?，該行及列的相位值每?jīng)一個系統(tǒng)時鐘，即將該行及列的相位值累加一次，再分別存放至一行暫存器3及一列暫存器6，該行暫存器3及列暫存器6的輸出并送回至一行加法器2及一列加法器5以作為下次相位相加的加數(shù)，亦即該行及列暫存器3、6系用以將該行及列加法器2、5的輸出鎖住一個系統(tǒng)時鐘周期，并在下一個時鐘周期時提供給該行及列加法器2、5作為加數(shù)以使與該行及列相位選擇器1、4的輸出相加，并將該行及列的相位累加值輸出給一解碼器8，該解碼器8將該行及列暫存器3、6所送過來的值當(dāng)作一位址(address)，根據(jù)該位址再把正弦波檢知表內(nèi)所需的值取出(此處是以只讀存儲器ROM做為解碼器)，該解碼器8并接受一交錯取樣信號產(chǎn)生裝置7的控制以交錯取樣方式接受該行或列暫存器3、6的相位累加值，再根據(jù)正弦波檢知表以解碼器將其轉(zhuǎn)換成對應(yīng)該相位的相對振幅值，再輸入到一可預(yù)乘輸入值加法器9，該可預(yù)乘輸入值加法器9系用以將該解碼器8的輸出值與一加法暫存器10將該可預(yù)乘輸入值加法器9輸出鎖住的值相加，該可預(yù)乘輸入值加法器9并接受該交錯取樣信號產(chǎn)生裝置7的控制以決定是否要將該解碼器8的輸出預(yù)乘以一定值，由圖3中可看出該可預(yù)乘輸入值加法器9與該加法暫存器10之間是雙向溝通的，該加法暫存器10將該可預(yù)乘輸入值加法器9的輸出鎖住直到下一次該可預(yù)乘輸入值加法器9有新的輸入值時供相加之用，并再次將新值鎖住到下一次改變時使用，之后，該加法暫存器10輸出至一數(shù)字/模擬轉(zhuǎn)換器11，該數(shù)字/模擬轉(zhuǎn)換器11接受來自該加法暫存器10的信號，并將該數(shù)字信號轉(zhuǎn)換為一模擬雙音復(fù)頻信號輸出，此外，根據(jù)測試上單一頻率測試的需求，可使控制器在必要時將行或列的振幅輸出一直固定是零或是一固定值，即可輸出單一頻率了。
本發(fā)明的特征之一是該交錯取樣信號產(chǎn)生裝置7的加入，為了解該交錯取樣信號產(chǎn)生裝置7，請同時參考圖4的該交錯取樣信號產(chǎn)生裝置電路圖及圖5的該交錯取樣信號產(chǎn)生裝置時序圖，請先參考圖4，本圖系該交錯取樣信號產(chǎn)生裝置7的電路圖，其系借助多個延遲電路13、多個反相器14及多個或非門15所組成的一完整交錯取樣信號產(chǎn)生裝置電路，當(dāng)時鐘輸入時，可產(chǎn)生Q1、Q2、Q1、Q2等四組輸出，其中Q1及Q2兩組輸出同時輸入一與門16并得一列輸出觸發(fā)信號RCK輸出，而Q1及Q2兩組輸出同時輸入一與門16并得一行輸出觸發(fā)信號CCK輸出，至于在時鐘輸入同時，該時鐘同時也經(jīng)由輸入于一緩沖器17，使得到一行列輸出切換信號SW，請同時參考圖5，于該圖5的時序圖中可知，該時鐘在輸入于該交錯取樣信號產(chǎn)生裝置7之后產(chǎn)生行列輸出切換信號SW、列輸出觸發(fā)信號RCK及行輸出觸發(fā)信號CCK三組信號，該行列輸出切換信號SW系一周期脈沖，于該行列輸出切換信號SW的正半周取樣列輸出觸發(fā)信號RCK信號，而于該行列輸出切換信號SW的負(fù)半周取樣行輸出觸發(fā)信號CCK信號；總而言之，本發(fā)明的交錯取樣信號產(chǎn)生裝置主要目的在產(chǎn)生行列輸出切換信號SW、列輸出觸發(fā)信號RCK及行輸出觸發(fā)信號CCK三組信號，其中，該行列輸出切換信號SW系用以選擇將行暫存器3或列暫存器6的輸出電連接到該解碼器8的輸入端，并控制該可預(yù)乘輸入值加法器9的輸入端選擇預(yù)乘值，而該列輸出觸發(fā)信號RCK則可使在該解碼器8輸出穩(wěn)定之后，使該加法暫存器10讀入并鎖住目前該可預(yù)乘輸入加法器9的輸出值，并可兼作該行加法器2的觸發(fā)信號，使觸發(fā)該行加法器2動作，至于該行輸出觸發(fā)信號CCK則可使在該解碼器8輸出穩(wěn)定之后，使該加法暫存器10讀入并鎖住目前該可預(yù)乘輸入加法器9的輸出值，并可兼作該列加法器5的觸發(fā)信號，使觸發(fā)該列加法器5動作。
請再參考圖6，此圖系本發(fā)明的交錯取樣式雙音復(fù)頻產(chǎn)生器的可預(yù)乘輸入值加法器合并加法暫存器電路方塊圖。本圖亦是實(shí)例的說明，本圖設(shè)定該解碼器8中預(yù)存者系為列的值，本圖中的該加法暫存器10包括多個暫存單元18，而該可預(yù)乘輸入值加法器9則系包括多個加法單元19及多個控制單元20，其中該控制單元20的功用在于決定該可預(yù)乘輸入值加法器9是否將輸入予以預(yù)乘，若不預(yù)乘，則令輸出全為零，而若讓×b5、×b4、×b3、×b2通過，則其結(jié)果是預(yù)乘了1.25倍；我們知道在一般二進(jìn)制的觀念中，乘法系只是將所有位左移或右移再相加的一種動作，而本圖即是單純此一觀念的運(yùn)用，此外，在DTMF的規(guī)定上有行輸出必需比列輸出大2dB的規(guī)定，大2dB如換算成實(shí)際值是行為列的1.25倍，即是1倍再加0.25倍，所以只要將原先屬于列的值先右移或左移(視LSB及MSB的方向而定)二位再加上原先的列輸出即可獲得行輸出所需的大?。黄澟e例如下11011×11＝(11011×01)+(11011×10)11011×01＝11011(不移位)11011×10＝110110(左移一位)11011(不移位)+110110(左移一位)1010001(結(jié)果)如以上例子，乘2(10)，則左移一位，同理，若乘0.5，則右移一位，乘0.25則右移二位。
綜合上述附圖簡單的說明可知本發(fā)明系運(yùn)用相位累加技術(shù)以獲得對應(yīng)該相位的相對振幅值，并采用交錯取樣的技術(shù)及預(yù)乘的觀念以節(jié)省制造成本及獲得更精確的數(shù)字正弦波振幅值輸出，并借助經(jīng)數(shù)字/模擬轉(zhuǎn)換器的轉(zhuǎn)換獲得一模擬雙音復(fù)頻信號輸出，使應(yīng)用于各類通信系統(tǒng)中。
本發(fā)明得任由熟悉本技術(shù)之人士任施匠思而為諸般修飾，然皆不脫如附專利范圍所欲保護(hù)。
權(quán)利要求
1.一種交錯取樣式雙音復(fù)頻產(chǎn)生方法，其方法步驟包括a)根據(jù)一輸入信號，使產(chǎn)生至少一行相位累加值及至少一列相位累加值；b)使該行或列相位累加值借助一交錯取樣方式以分別取樣該行或列的相位累加值；c)根據(jù)該行或列累加相位值的交錯取樣值，令該行或列相位累加值借助一解碼動作以轉(zhuǎn)換成一相對應(yīng)該行或列相位的相對振幅值輸出；以及d)使該行或列的振幅輸出值經(jīng)運(yùn)算轉(zhuǎn)換后輸出一雙音復(fù)頻的信號。
2.如權(quán)利要求1所述的交錯取樣式雙音復(fù)頻產(chǎn)生方法，其中該方法步驟(a)尚包括下列步驟a1)以一輸入裝置輸入至少一輸入信號于一控制器；a2)使該控制器控制一行或列相位選擇器輸出一適當(dāng)?shù)男谢蛄械南辔恢?；a3)以一行或列加法器使該行或列相位選擇器的輸出值與一行或列暫存器內(nèi)的值相加為一行或列的相位累加值；a4)令該行或列暫存器的該相位累加值鎖住一個時鐘周期，并在下一個時鐘周期通過該行或列加法器使該行或列相位選擇器的輸出值與一行或列暫存器內(nèi)的值相加。
3.如權(quán)利要求2所述的交錯取樣式雙音復(fù)頻產(chǎn)生方法，其中該方法步驟(a1)中的該輸入裝置系可為鍵盤、撥號器或電話機(jī)。
4.如權(quán)利要求1所述的交錯取樣式雙音復(fù)頻產(chǎn)生方法，其中該方法步驟(b)中其借助一交錯取樣式雙音復(fù)頻產(chǎn)生器于系統(tǒng)時鐘的正半周及負(fù)半周分別交錯取樣該行或列的相位累加值，并將之輸入至一解碼器。
5.如權(quán)利要求1所述的交錯取樣式雙音復(fù)頻產(chǎn)生方法，其中該方法步驟(b)中的交錯取樣方式系將該行或列相位累加值分開在不同時刻加以取樣利用，即該行或列相位累加值的取樣時間系不同步。
6.如權(quán)利要求1所述的交錯取樣式雙音復(fù)頻產(chǎn)生方法，其中該方法步驟(c)中該解碼器系接受該交錯取樣式雙音復(fù)頻產(chǎn)生器的控制以接受該行或列暫存器的該相位累加值，并將之轉(zhuǎn)換成相對應(yīng)該行或列之相位的一相對振幅值，該相對振幅值再輸入至一可預(yù)乘輸入值加法器。
7.如權(quán)利要求6所述的交錯取樣式雙音復(fù)頻產(chǎn)生方法，其中該相對振幅值系為一相對的數(shù)字正弦波輸出值。
8.如權(quán)利要求7所述的交錯取樣式雙音復(fù)頻產(chǎn)生方法，其中該相對的數(shù)字正弦波輸出值與真正所需的振幅值之間系為一比例關(guān)系，該比例關(guān)系可為一倍、大于一倍或小于一倍。
9.如權(quán)利要求1所述的交錯取樣式雙音復(fù)頻產(chǎn)生方法，其中該方法步驟(d)尚包括下列步驟d1)令該解碼器的該輸出振幅值輸出至一可預(yù)乘輸入值加法器；d2)根據(jù)接受該交錯取樣信號產(chǎn)生裝置的控制以決定該可預(yù)乘輸入值加法器是否將該解碼器的輸出預(yù)乘一特定倍率抑或不乘；d3)令該預(yù)乘特定倍率抑或不乘的結(jié)果與一加法暫存器的輸出相加；d4)令該加法暫存器同時鎖住該相加的新結(jié)果直至下一次該解碼器有新的輸出時；d5)令該加法暫存器鎖住的新結(jié)果輸出給一數(shù)字模擬轉(zhuǎn)換器，借助一數(shù)字模擬轉(zhuǎn)換器將該輸入的數(shù)字信號轉(zhuǎn)換成模擬雙音復(fù)頻的輸出信號。
10.一種交錯取樣式雙音復(fù)頻產(chǎn)生器，其系包括一相位累加產(chǎn)生器，根據(jù)一輸入信號產(chǎn)生至少一行相位累加值及至少一列相位累加值；一交錯取樣信號產(chǎn)生裝置，電連接于該相位累加產(chǎn)生器，其系用以交錯取樣一行或列的相位累加值；一解碼器，電連接于該交錯取樣信號產(chǎn)生裝置并受其控制，用以接受一行或列相位累加值，并將該相位累加值轉(zhuǎn)換成一相對應(yīng)該行或列相位的相對振幅值；以及一可預(yù)乘輸入值加法器，電連接于該解碼器，可使該解碼器的輸出值預(yù)乘一預(yù)設(shè)值，并再經(jīng)運(yùn)算轉(zhuǎn)換成一雙音復(fù)頻的輸出信號。
11.如權(quán)利要求10所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該相位累加產(chǎn)生器尚包括一控制器，其系用以接收外界輸入裝置的信號以產(chǎn)生至少一輸出控制信號；一相位選擇器，其系包括一行相位選擇器及一列相位選擇器；一加法器，其系包括一行加法器及一列加法器；一暫存器，其系包括一行暫存器及一列暫存器。
12.如權(quán)利要求11所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該控制器系用以控制該行相位選擇器及該列相位選擇器使產(chǎn)生至少一行或列的相位值。
13.如權(quán)利要求12所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該行及列的相位值各相對應(yīng)一所需頻率。
14.如權(quán)利要求11所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該行或列加法器系用以將該行或列相位選擇器的輸出值與該行或列暫存器內(nèi)的值相加，該相加值再輸入于該行或列暫存器。
15.如權(quán)利要求11所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該行或列暫存器系用以將該行或列加法器的輸出鎖住一個時鐘周期，并在下一時鐘周期提供一輸出值予該行或列加法器使與該行或列相位選擇器相加以產(chǎn)生一相位累加值，該相位累加值再輸入于一解碼器。
16.如權(quán)利要求10所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該交錯取樣信號產(chǎn)生裝置系用以控制于一取樣時鐘的正半周及負(fù)半周的分別取樣動作。
17.如權(quán)利要求10所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該交錯取樣信號產(chǎn)生裝置系用以控制一可預(yù)乘輸入值加法器是否預(yù)乘一預(yù)設(shè)值的動作。
18.如權(quán)利要求10所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該交錯取樣信號產(chǎn)生裝置系用以產(chǎn)生一行或列輸出切換信號、一列輸出觸發(fā)信號、一行輸出觸發(fā)信號。
19.如權(quán)利要求10所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該解碼器系用以接受該交錯取樣信號產(chǎn)生裝置的交錯取樣控制以使接受該行或列暫存器的相位累加值，并將該相位累加值轉(zhuǎn)換成相對應(yīng)該相位的相對振幅值輸出。
20.如權(quán)利要求10所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該可預(yù)乘輸入值加法器系為一加法器，其系接受該交錯取樣信號產(chǎn)生裝置的控制以決定是否將該可預(yù)乘輸入值加法器的至少一輸入值預(yù)乘上至少一預(yù)設(shè)置抑或不乘，之后再與其它輸入值相加。
21.如權(quán)利要求20所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該可預(yù)乘輸入值加法器系用以將原為列的值乘以一倍率后成為行的振幅值，或是將原為行的值乘一倍率后成為列的振幅值。
22.如權(quán)利要求10所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該加法暫存器系用以將該可預(yù)乘輸入值加法器的輸出值鎖住以供下一次該可預(yù)乘輸入值加法器有新的輸入值時供相加之后，并再將該新值鎖住到下一次值改變時使用。
23.如權(quán)利要求10所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該數(shù)字模擬轉(zhuǎn)換器系將來自該加法暫存器的并一數(shù)字信號，并將該數(shù)字信號轉(zhuǎn)為一模擬信號輸出。
24.如權(quán)利要求23所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該模擬信號輸出系為C.C.I.T.T.Q.23所規(guī)范的一雙音復(fù)頻輸出信號(DTMF)，或是合于規(guī)格誤差的值。
25.如權(quán)利要求18所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該行或列輸出切換信號系用以選擇是將行暫存器抑或列暫存器的輸出電連接到該解碼器的輸入端，并控制該預(yù)乘輸入值加法器的輸入端以選擇所需預(yù)乘的一定值。
26.如權(quán)利要求18所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該列輸出觸發(fā)信號系于該解碼器輸出穩(wěn)定之后，使該加法暫存器讀入并鎖住當(dāng)時的可預(yù)乘輸入值加法器的輸出值，并同時可為該行加法器的觸發(fā)信號，使該行加法器動作。
27.如權(quán)利要求18所述的交錯取樣式雙音復(fù)頻產(chǎn)生器，其中該行輸出觸發(fā)信號系于該解碼器輸出穩(wěn)定之后，使該加法暫存器讀入并鎖住當(dāng)時的可預(yù)乘輸入值加法器的輸出值，并同時可為該列加法器的觸發(fā)信號，使該列加法器動作。
全文摘要
一種交錯取樣式雙音復(fù)頻產(chǎn)生方法及裝置,特別是指一種先以相位累加技術(shù)以產(chǎn)生一行及列相位累加值,之后再借助一交錯取樣信號產(chǎn)生裝置,使能于系統(tǒng)時鐘周期的正半周及負(fù)半周分別進(jìn)行交錯取樣動作,以交錯取樣該行或列相位累加值,并運(yùn)用一可預(yù)乘輸入值加法器使該行或列相位累加值可預(yù)乘一預(yù)設(shè)值以得出一數(shù)字復(fù)頻正弦波振幅值,該數(shù)字復(fù)頻正弦波振幅值再經(jīng)由數(shù)字/模擬轉(zhuǎn)換器的轉(zhuǎn)換得出一所需的模擬雙音復(fù)頻信號輸出。
文檔編號H03K19/00GK1191415SQ9710265
公開日1998年8月26日 申請日期1997年2月18日 優(yōu)先權(quán)日1997年2月18日
發(fā)明者吳榮田 申請人:合泰半導(dǎo)體股份有限公司