專利名稱：運算放大電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種運算放大電路，更具體地說，涉及能夠驅(qū)動高負載并適用于放大話音的攜帶式電話等裝置的一種運算放大電路。
通常，采用推挽型放大電路來構(gòu)成能夠驅(qū)動高負載的運算放大電路，然而，在這種運算放大電路中，輸出波形發(fā)生失真，這種失真叫做交叉失真。因此，對于用于放大話音信號等要求精確波形放大的運算放大電路，給出了一種減小交叉失真的裝置。
例如，1992年公開的No.4-310006的日本專利申請給出了一種這類結(jié)構(gòu)的運算放大電路。如圖3中所示，運算放大電路30由第一差分放大電路31、第二差分放大電路32和輸出放大電路35組成。該運算放大器30還設(shè)有相位補償電路33、34，各由電容C和電阻R組成。提供相位補償電路33、34是為避免運算放大電路30出現(xiàn)振蕩、而與放大作用沒有關(guān)系，對于這些電路沒有給出進一步說明。
第一差分放大電路31是由P溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(以后稱為PMOS)81、82和N溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(以后稱為NMOS)83-85組成的。
NMOS83、84的柵極分別連接到運算放大電路30的輸入端IN1和IN2上。NMOS83、84的源極連接到NMOS85的漏極，NMOS85的源極接地(GND)，其柵極加有為設(shè)置偏壓的控制信號。NMOS83、84的漏極分別連接到PMOS81、82的漏極。PMOS81、82的源極接VDD，其柵極連接PMOS81的漏極。從PMOS82的漏極和NMOS84的漏極間的連接點(節(jié)點N8)獲得輸出。
即，差分放大電路31根據(jù)在節(jié)點N8上的IN1和IN2之間的電壓差產(chǎn)生電壓。例如，當(dāng)IN1的電壓比IN2的電壓高時，從節(jié)N8輸出的電壓接近VDD值，當(dāng)IN2的電壓比IN1的電壓高時，從節(jié)點N8輸出的電壓接近地電平。
第二差分放大電路32是由NMOS89、90和PMOS86-88組成的。PMOS87、88的柵極分別與IN1和IN2相連。PMOS87、88的源極與NMOS86的漏極相連，NMOS86的源極接VDD，其柵極加有用于控制偏壓的控制信號。PMOS87、88的漏極分別與NMOS89、90的漏極相連。NMOS89、90的源極與地相連，NMOS89、90的柵極與NMOS89的漏極相連。從NMOS90的漏極和PMOS88的漏極之間的連接點(節(jié)點N9)獲得輸出。
即，第二差分放大電路32的工作與第一差分放大電路31互補。在第二差分放大電路32中，當(dāng)IN1的電壓比IN2的電壓高時，從節(jié)點N9輸出的電壓接近地電平；當(dāng)IN1的電壓比IN2的電壓低時，從節(jié)點N9輸出的電壓接近VDD值。
輸出放大電路35是由PMOS91、NMOS92和電阻RX組成的。PMOS91的源極和NMOS92的源極分別連接到VDD和GND。PMOS91的漏極與NMOS92的漏極相連，將它們之間的連接點與運算放大電路30的輸出端(OUT)相連。PMOS91的柵極和NMOS92的柵極分別與第一差分放大電路31中的節(jié)點N8和第二差分放大電路32中的節(jié)點N9相連。
當(dāng)輸出放大電路35中的兩個MOS在導(dǎo)通和截止之間同時轉(zhuǎn)變時產(chǎn)生交叉失真。如上所述，在運算放大電路30中，信號是從獨立的電路分別輸入到輸出放大電路35中的PMOS91的柵極和NMOS92的柵極的。于是，能很容易地設(shè)計該運算放大電路30，使之不發(fā)生交叉失真。
而且，在運算放大電路30中，將電阻RX設(shè)置在輸出放大電路35的PMOS91和NMOS92的柵極之間。因此，當(dāng)由于使用低電源電壓使差分放大電路31、32之一停止工作時，工作的差分放大電路的輸出加到輸出放大電路35的兩個MOS上。于是，運算放大電路30在這種情況下能正常地工作。
在運算放大電路30中設(shè)置電阻使其在低電源電壓下正常地工作，然而出現(xiàn)的問題是，制造該放大電路30需要一個大的區(qū)域。而且，運算放大電路30在低電源電壓下驅(qū)動高負載時，電流通過電阻RX，這時帶來另一個問題是增加了功率損耗。
因此，本發(fā)明考慮了上述情況，其目的是要提供一種無交叉失真的運算放大電路，該電路能在低電源電壓下驅(qū)動高負載。
為達到上述目的，按本發(fā)明的第一方面，運算放大電路裝有第一差分放大電路；第二差分放大電路；第一電平移動電路；第二電平移動電路；第一電流源；第二電流源，以及輸出電路。
第一差分放大電路具有一個其柵極連接到第一輸入端的N溝道MOS晶體管和一個其柵極連接到第二輸入端的N溝道MOS晶體管，且根據(jù)第一輸入端與第二輸入端之間的電壓差輸出一電壓。第二差分放大電路具有一個其柵極與第一輸入端相連的P溝道MOS晶體管和一個其柵極與第二輸入端相連的P溝道MOS晶體管，且根據(jù)第一輸入端與第二輸入端之間的電壓差輸出一電壓。
第一電平移動電路具有一個其柵極加有第一差分放大電路輸出電壓的P溝道MOS晶體管和一個N溝道MOS晶體管，且輸出一個通過移動加到P溝道MOS晶體管的電壓電平而獲得的電壓。第二電平移動電路具有一個其柵極加有第二差分放大電路輸出電壓的N溝道MOS晶體管和一個P溝道MOS晶體管，且輸出一個通過移動加到N溝道MOS晶體管的電壓電平而獲得的電壓。
第一電流源對第一電平移動電路中的N溝道MOS晶體管提供第一預(yù)定強度的電流。第二電流源對第二電平移動電路中的P溝道MOS晶體管提供第二預(yù)定強度的電流。輸出電路具有一個其柵極加有第一電平移動電路輸出電壓的P溝道MOS晶體管和一個其柵極加有第二電平移動電路輸出電壓的N溝道MOS晶體管，且根據(jù)這兩個晶體管的狀態(tài)輸出一電壓。
即，根據(jù)本發(fā)明第一方面的運算放大電路，通過第一電平移動電路，將自第一差分放大電路輸出的用于控制P溝道MOS晶體管的電壓轉(zhuǎn)換為用于控制N溝道MOS晶體管的電壓。第一電流源的作用是限定該轉(zhuǎn)換電壓的上限值。此外，在根據(jù)本發(fā)明第一方面的運算放大電路中，通過第二電平移動電路，將自第二差分放大電路輸出的用于控制N溝道MOS晶體管的電壓轉(zhuǎn)換為用于控制P溝道MOS晶體管的電壓。第二電流源的作用是限定該轉(zhuǎn)換電壓的下限值。
因此，根據(jù)如上構(gòu)成的這種運算放大電路，很容易設(shè)計成在輸出電路中使兩個MOS在導(dǎo)通和截止兩狀態(tài)之間不同時轉(zhuǎn)變，即，無交叉失真產(chǎn)生。當(dāng)使用低的電源電壓而使差分放大電路之一停止工作時，將一恒定電壓加到與輸出電路中不工作的差分放大電路對應(yīng)的MOS的柵極。結(jié)果使該運算放大電路在這種情況下也能正常地工作。
根據(jù)本發(fā)明的第二方面，其運算放大電路裝有第一差分放大電路；第二差分放大電路；電平移動電路；電流源和輸出電路。
第一差分放大電路具有一個其柵極連接到第一輸入端的N溝道MOS晶體管和一個其柵極連接到第二輸入端的N溝道MOS晶體管，且根據(jù)第一和第二輸入端之間的電壓差輸出與該電壓差同相位的電壓。第二差分放大電路具有一個其柵極連接到第一輸入端的N溝道MOS晶體管和一個其柵極連接到第二輸入端的N溝道MOS晶體管，且根據(jù)第一輸入端與第二輸入端之間的電壓差輸出與該電壓差反相位的電壓。
電平移動電路具有一個其柵極加有第一差分放大電路輸出電壓的P溝道MOS晶體管和一個N溝道MOS晶體管，且輸出通過移動加到P溝道MOS晶體管的電壓電平而獲得的電壓。電流源對電平移動電路中的N溝道MOS晶體管提供預(yù)定強度的電流。輸出電路具有一個其柵極加有第二電平移動電路輸出電壓的P溝道MOS晶體管和一個其柵極加有電平移動電路輸出電壓的N溝道MOS晶體管，且根據(jù)這兩個晶體管的狀態(tài)輸出一電壓。
即，在本發(fā)明第二實施例的運算放大電路中，通過電平移動電路，將第一差分放大電路輸出的用于控制N溝道MOS晶體管的電壓轉(zhuǎn)換為用于控制輸出電路中的P溝道MOS晶體管的電壓。電流源的作用是限定轉(zhuǎn)換電壓的上限值。此外，在第二實施例的運算放大電路中，將第二差分放大電路的輸出直接用于控制輸出電路中的N溝道MOS晶體管。
因此，根據(jù)如上構(gòu)成的這種運算放大電路，很容易設(shè)計得使在輸出電路中的兩個MOS在導(dǎo)通和截止兩種狀態(tài)之間非同時地轉(zhuǎn)變，即，無交叉失真產(chǎn)生。當(dāng)由于使用低的電源電壓而使第一差分放大電路停止工作時，將一個恒定電壓加到P溝道MOS晶體管的柵極，結(jié)果這種運算放大電路在該情況下仍能正常地工作。
此外，制造本發(fā)明第一或第二實施例的運算放大電路時，要求加入一省電電路，用于將一電壓加到N溝道MOS晶體管的柵極，以控制在輸出電路中的該N溝道MOS晶體管，使其處在截止?fàn)顟B(tài)，同時將一電壓加到P溝道MOS晶體管的柵極，以控制在輸出電路中的該P溝道MOS晶體管，使其在預(yù)定控制信號輸入時處于截止?fàn)顟B(tài)。這樣，如上構(gòu)成的運算放大電路在不用時，能夠減少其功率損耗。
從下面給出的詳細描述將會更充分了解本發(fā)明，其中的附圖有
圖1是表示本發(fā)明第一實施例的運算放大電路結(jié)構(gòu)的電路圖；圖2是表示本發(fā)明第二實施例的運算放大電路結(jié)構(gòu)的電路圖；圖3是表示通常運算放大電路結(jié)構(gòu)的電路圖。
現(xiàn)在結(jié)合附圖描述本發(fā)明的最佳實施例。
第一實施例圖1示出本發(fā)明第一實施例的運算放大電路的結(jié)構(gòu)。下面將結(jié)合圖1給出運算放大電路10的結(jié)構(gòu)和工作的說明。
如圖1所示，第一實施例的運算放大電路10含有第一差分放大電路11、第二差分放大電路12、第一電平移動電路13、第二電平移動電路14、第一電流源11、第二電流源12和輸出電路15。
然而第一差分放大電路11包括一個電流源13而不是PMOS85，它與圖3中所示的第一差分放大電路31基本上是等同的。同樣，第二差分放大電路12等同于第二差分放大電路32。即，第一差分放大電路31根據(jù)IN1和IN2之間的電壓差改變節(jié)點N1輸出電壓的電平，第二差分放大電路32根據(jù)IN1和I2之間的電壓差改變節(jié)點N2輸出電壓的電平，盡管輸出電壓的范圍是不同的。
第一差分放大電路11的節(jié)點N1和第二差分放大電路12的節(jié)點N2分別與第一電平移動電路13和第二電平移動電路14相連。
第一電平移動電路13由PMOS59和NMOS60組成。第一差分放大電路11中的節(jié)點N1與PMOS59的柵極相連。PMOS59的源極與VDD連接，其漏極與NMOS60的漏極和柵極相連，NMOS60的源極接地。
第二電平移動電路14由PMOS61和NMOS62組成。第二差分放大電路12中的節(jié)點N2與NMOS62的柵極相連。NMOS62的源極接地，其漏極與PMOS61的漏極和柵極相連，PMOS61的源極接VDD。
輸出電路15由PMOS63和NMOS64組成。PMOS63的源極和NMOS64的源極分別與VDD和地相連。NMOS64的柵極與第一電平移動電路13中的PMOS59和NMOS60的漏極之間的連接點(節(jié)點N3)相連，PMOS63的柵極與第二電平移動電路14中的PMOS61和NMOS62的漏極之間的連接點(節(jié)點N4)相連，PMOS63的漏極與NMOS64的漏極相連，從這個連接點提供該運算放大電路10的輸出。
電流源I1設(shè)置在與NMOS64的柵極相連的節(jié)點N3與VDD之間。電流源I2設(shè)置在節(jié)點N4與地之間。
如上所述，當(dāng)將一接近地電位的電壓加到PMOS59的柵極時，這個運算放大電路中的第一電平移動電路13獨立地將接近VDD的一電壓輸給NMOS64的柵極；當(dāng)將接近VDD的電壓加到PMOS59的柵極時，它將接近地電位的一電壓輸給NMOS64的柵極。然而，電流源I1設(shè)置在節(jié)點N3和VDD之間，于是當(dāng)?shù)谝浑娖揭苿与娐?3中的PMOS59完全截止時，在節(jié)點N3上產(chǎn)生與電流源I1的電流值對應(yīng)的電壓。即，在運算放大電路10中，盡管由于第一差分放大電路11輸出的控制使PMOS59處于截止?fàn)顟B(tài)，仍沒有地電平的電壓加到NMOS64的柵極。
當(dāng)將一接近VDD電平的電壓加到NMOS62的柵極時，第二電平移動電路14從節(jié)點N4輸出一個接近地電平的電壓；當(dāng)將一接近地電位的電壓加到NMOS62的柵極時，它從節(jié)點N4輸出一個接近VDD電平的電壓。然而電流源I2設(shè)置在節(jié)點N4和地之間，故并設(shè)有一個VDD電平的電壓，即控制PMOS63使之處于截止?fàn)顟B(tài)的電壓加到節(jié)點N4上。
結(jié)果，在該運算放大電路10中，并沒有輸出電路15中的兩個MOS受控變?yōu)橐黄鸾刂沟那闆r出現(xiàn)。因此，根據(jù)運算放大電路10，信號可以不受交叉失真影響而得到精確放大。
另外，當(dāng)由于用低的電源電壓(或由于過程起伏)而使差分放大電路之一不工作時，將一恒定電壓加到與不工作的差分放大電路對應(yīng)的MOS的柵極，因此，在這種情況下運算放大電路10仍能正常地工作。
而且，因為不裝電阻RX，因此可將運算放大電路10做得很小。
第二實施例圖2示出本發(fā)明第二實施例的運算放大電路的結(jié)構(gòu)。下面將結(jié)合圖2說明該運算放大電路20的結(jié)構(gòu)和工作。
如圖2所示，運算放大電路20含有第一差分放大電路21、第二差分放大電路22、電平移動電路23、輸出電路24和電流源I5。
第一差分放大電路21的結(jié)構(gòu)與第一實施例中的第一差分放大電路11相同。
第二差分放大電路22的結(jié)構(gòu)也與第一實施例中的第一差分放大電路11相同。
但是，對與第一實施例的第二差分放大電路12中的PMOS56對應(yīng)的第二差分放大電路22中的NMOS54′的柵極提供的信號，不是來自IN2而是來自IN1。而且，對與第一實施例的第二差分放大電路12中的PMOS55對應(yīng)的第二差分放大電路22中的NMOS53′的柵極提供的信號，不是來自IN1而是來自IN2。
即，在第一差分放大電路21中的節(jié)點N5處產(chǎn)生接近VDD電平的電壓時，第二差分放大電路22在節(jié)點N6處產(chǎn)生接近地電位的輸出電壓。而在第一差分放大電路21中的節(jié)點N5處產(chǎn)生接近地電位的電壓時，第二差分放大電路22在節(jié)點N6處產(chǎn)生接近VDD電平的輸出電壓。
第一差分放大電路21的節(jié)點N5與同第一實施例的第一電平移動電路13結(jié)構(gòu)相同的電平移動電路23中的PMOS59的柵極相連。在電平移動電路23中的PMOS59和NMOS60的漏極之間的連接點(節(jié)點N7)與輸出電路24中的NMOS64的柵極相連。電流源I5設(shè)置在與NMOS64的柵極相連的節(jié)點N7和VDD之間。
且第二差分放大電路22的節(jié)點N6與輸出電路26中的PMOS63的柵極相連。
如上所述，在第二實施例的運算放大電路20中，輸出電路24中的一個MOS即PMOS63直接由第二差分放大電路22的輸出控制，而另一個MOS即NMOS64由節(jié)點N7處的電壓控制，節(jié)點N7的電壓即是用電平移動電路23和電流源I5對第一差分放大電路的輸出轉(zhuǎn)換后的電壓。
即，運算放大電路20的結(jié)構(gòu)使得能通過電流源I5的電流值來設(shè)定加到NMOS64柵極上的電壓范圍。于是，與運算放大電路10同樣，很容易設(shè)計出運算放大電路20，使之控制兩個MOS不一起截止。
而且，在因電源電壓低(或因過程起伏)使第一差分放大電路不工作時，將一恒定電壓加到輸出電路24中的NMOS64的柵極。因此，在這種情況下該運算放大電路20仍能正常地工作。
此外，第二實施例的運算放大電路20還設(shè)有第一相位補償電路25、第二相位補償電路26、PMOS61和NMOS71。
第一相位補償電路25由電容C1和起電阻元件作用的三個MOS(NMOS68、69、PMOS70)組成，設(shè)置在第二差分放大電路22的節(jié)點N6與輸出端OUT之間。第二相位補償電路26具有與第一相位補償電路25同樣的結(jié)構(gòu)，并設(shè)置在第一差分放大電路21的節(jié)點N5與輸出端OUT之間。由于設(shè)置相位補償電路25、26，運算放大電路20可無振蕩地進行放大。
設(shè)置PMOS61和NMOS71，當(dāng)不用運算放大電路20時，用以使它停止工作。如圖2中所示，PMOS61的源極和漏極分別與VDD和PMOS63的柵極相連。NMOS71的源極和漏極分別與地和NMOS64的柵極相連。
將信號PDN、PD從外部電路(未示出)分別加到PMOS61和NMOS71的柵極。當(dāng)運算放大電路20工作時，用這些信號控制PMOS61和NMOS71，使其同時截止。當(dāng)運算放大電路20的工作停止時，用這些信號控制PMOS61和NMOS71，使其一起導(dǎo)通。結(jié)果，輸出電路24中的PMOS63和NMOS64同時截止，使運算放大電路20的工作停止。
如上所述，運算放大電路20裝有用于停止輸出電路24工作的電路，因此，對于長時間不必工作的裝置，比如帶有運算放大電路20的與通訊有關(guān)的裝置，可以減少功率損耗。
以上說明了本發(fā)明，顯然，還有其他一些變通方式，但這不超出本發(fā)明的精神范圍。本領(lǐng)域的技術(shù)人員可以做出這些修改，但仍應(yīng)包括在所附的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種運算放大電路，包括第一差分放大電路，具有一個其柵極與第一輸入端相連的N溝道MOS晶體管和一個其柵極與第二輸入端相連的N溝道MOS晶體管，它根據(jù)所述第一和第二輸入端之間的電壓差輸出一電壓；第二差分放大電路，具有一個其柵極與所述第一輸入端相連的P溝道MOS晶體管和一個其柵極與所述第二輸入端相連的P溝道MOS晶體管，它根據(jù)所述第一和第二輸入端之間的電壓差輸出一電壓；第一電平移動電路，具有一個其柵極加有從所述第一差分放大電路輸出電壓的P溝道MOS晶體管和一個N溝道MOS晶體管，且輸出通過移動加到P溝道MOS晶體管上的電壓電平而獲得的一電壓。第二電平移動電路，具有一個其柵極加有從所述第二差分放大電路輸出電壓的N溝道MOS晶體管和一個P溝道MOS晶體管，且輸出通過移動加到N溝道MOS晶體管上的電壓電平而獲得的一電壓。第一電流源，對所述第一電平移動電路中的N溝道MOS晶體管提供第一預(yù)定強度的電流；第二電流源，對所述第二電平移動電路中的P溝道MOS晶體管提供第二預(yù)定強度的電流；輸出電路，具有一個其柵極加有從所述第一電平移動電路輸出電壓的P溝道MOS晶體管和一個其柵極加有從所述第二電平移動電路輸出電壓的N溝道MOS晶體管，且根據(jù)所述P溝道MOS晶體管和所述N溝道MOS晶體管的狀態(tài)輸出一電壓。
2.一種運算放大電路，包括第一差分放大電路，具有一個其柵極與第一輸入端相連的N溝道MOS晶體管和一個其柵極與第二輸入端相連的N溝道MOS晶體管，它根據(jù)所述第一和第二輸入端之間的電壓差輸出與所述電壓差同相位的一電壓；第二差分放大電路，具有一個其柵極與所述第一輸入端相連的N溝道MOS晶體管和一個其柵極與所述第二輸入端相連的N溝道MOS晶體管，它根據(jù)所述第一和第二輸入端之間的電壓差輸出與所述電壓差反相的一電壓；電平移動電路，具有一個其柵極加有從所述第一差分放大電路輸出電壓的P溝道MOS晶體管和一個N溝道MOS晶體管，且輸出通過移動加到P溝道MOS晶體管上的電壓電平而獲得的一電壓；電流源，對所述電平移動電路中的N溝道MOS晶體管提供預(yù)定強度的電流；輸出電路，具有一個其柵極加有從所述電平移動電路輸出電壓的P溝道MOS晶體管和一個其柵極加有從所述電平移動電路輸出電壓的N溝道MOS晶體管，且根據(jù)所述P溝道MOS晶體管和所述N溝道MOS晶體管的狀態(tài)輸出一電壓。
3.根據(jù)權(quán)利要求1的運算放大電路，其特征在于還包括省電電路，當(dāng)將預(yù)定的控制信號輸入時，通過改變加到所述輸出電路中的N溝道MOS晶體管柵極的電壓來控制該N溝道MOS晶體管，使其處于截止?fàn)顟B(tài)；并通過改變加到所述輸出電路中的P溝道MOS晶體管柵極的電壓來控制該P溝道MOS晶體管，使其處于截止?fàn)顟B(tài)。
4.根據(jù)權(quán)利要求2的運算放大電路，其特征在于還包括省電電路，當(dāng)將預(yù)定的控制信號輸入時，通過改變加到所述輸出電路中的N溝道MOS晶體管柵極的電壓來控制該N溝道MOS晶體管，使其處于截止?fàn)顟B(tài)；并通過改變加到所述輸出電路中的P溝道MOS晶體管柵極的電壓來控制該P溝道MOS晶體管，使其處于截止?fàn)顟B(tài)。
全文摘要
一種運算放大電路，無交叉失真且能在低電源電壓下驅(qū)動高負載，包括第一和第二差分放大電路、電平移動電路、電流源和輸出電路。兩放大電路各有兩個N和兩個P溝道MOS晶體管，其柵極分別與第一和第二輸入端相連，按兩端的電壓差各輸出一電壓；電平移動電路輸出通過移動加到晶體管的電壓而獲得的電壓；電流源對該電路的晶體管提供預(yù)定強度的電流；輸出電路具有柵極加有該電路輸出電壓的P和N溝道MOS晶體管，按其狀態(tài)輸出電壓。
文檔編號H03F3/45GK1165427SQ97102818
公開日1997年11月19日 申請日期1997年2月22日 優(yōu)先權(quán)日1996年2月23日
發(fā)明者山田敏己, 大竹久雄 申請人:沖電氣工業(yè)株式會社