專利名稱：使用快速存儲器單元的熔絲初始化電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種快速存儲器單元內(nèi)的修復熔絲電路，更詳細地說，涉及一種使用快速存儲器單元進行穩(wěn)定的初始化工作的修復熔絲電路。
通常，雖然現(xiàn)有的典型快速存儲器單元的修復電路使用交叉鎖存結(jié)構(gòu)，但是這種方法是一邊施加電壓一邊自然地進行交叉鎖存。
即如

圖1A所示，現(xiàn)有的修復電路包括2個P型MOS晶體管(MP1、MP2)、個快速單元(FC1、FC2)、N型MOS晶體管(MN1)和反相器(INT1)。
參照圖1A，P型MOS晶體管(MP1)和(MP2)的各源極共同連接在供給電壓VCC上，P型MOS晶體管(MP1)的漏極與快速單元(FC1)的漏極連接，P型MOS晶體管(MP2)的漏極與快速單元(FC2)的漏極連接，并通過這些P型MOS晶體管(MP1)和(MP2)把電壓分別加到2個快速單元(FC1、FC2)的各個漏極上。
此時，在使用紫外線消去快速單元的情況下、即修復前的狀態(tài)下，由于于快速單元(FC1)部分的單元是1個，快速單元(FC2)部分的單元是2個，所以，流過快速單元(FC2)的電流是流過快速單元(FC1)的電流的2倍。
由于流過的電流多的快速單元(FC2)的漏極通過N型MOS晶體管(MN1)和地連接，所以具有0V電位，而流過的電流少的快速單元(FC1)的漏極的電位為VCC。此時，如圖1B所示，在N型MOS晶體管(MN1)的柵極上，施加熔絲讀出信號(FUSEREAD)。并且，把P型MOS晶體管(MP2)的漏極、快速單元(FC2)的漏極、P型MOS晶體管(MP1)的柵極、以及快速單元(FC1)的柵極連接起來的節(jié)點(N2)，和把P型MOS晶體管(MP1)的漏極、快速單元(FC1)的漏極、P型MOS晶體管(MP2)的柵極、以及快速單元(FC2)的柵極連接起來的節(jié)點(N1)的波形如圖1B所示。其結(jié)果，通過反相器(INT1)輸出的熔絲輸出信號(FUSEOUT)變成0V。
其次，在對快速單元(FC2)進行編程而修復后，由于沒有電流流過快速單元(FC2)，所以快速單元(FC2)部分的漏極電壓位為VCC，相反，快速單元(FC1)部分的漏極電位為0V。
但是，在如上所述的現(xiàn)有的修復熔絲初始化電路中，如果在電壓低時，假定在初始化過程中鎖存變?yōu)橄喾?，則不顧還未曾修復，而出現(xiàn)像已進行修復那樣的現(xiàn)象。即，在電壓低的情況下初始化修復熔絲電路時，由于其初始化階段中的不穩(wěn)定的電壓，有時會發(fā)生誤鎖存，此時，誤鎖存的結(jié)果，即使VCC十分理想，也不變化，所以存在著產(chǎn)生異常輸出的問題。
本發(fā)明是為解決現(xiàn)有技術(shù)中的上述問題而提出的，其目的在于，提供一種使用快速存儲器單元的修復熔絲初始化電路，在對修復熔絲電路進行初始化時，通過在電壓成為已設(shè)定電平的狀態(tài)下進行初始化，可除去在低電壓時發(fā)生的誤鎖存。
為實現(xiàn)上述目的，本發(fā)明涉及的修復熔絲電路，包括與第一電流提供單元在第一節(jié)點連接的第一快速存儲單元，以及與第二電流提供單元在第二節(jié)點連接且相互并聯(lián)的至少兩個以上的第二快速存儲單元，所述第一和第二電流提供單元由連接在電源電壓上的交叉耦合的鎖存電路構(gòu)成，所述修復熔絲電路還包括暫時地對所述第一和第二節(jié)點進行預充電的第一單元；以及產(chǎn)生控制所述第一單元的控制信號的第二單元，使得所述第一單元暫時地對所述第一和第二節(jié)點進行預充電，并使所述修復熔絲電路在高邏輯狀態(tài)下被初始化。
再者，本發(fā)明涉及的修復熔絲電路，包括與第一電流提供單元在第一節(jié)點連接的第一快速存儲單元，以及與第二電流提供單元在第二節(jié)點連接且相互并聯(lián)的至少兩個以上的第二快速存儲單元，所述第一和第二電流提供單元由連接在電源電壓上的交叉耦合的鎖存電路構(gòu)成，而且，所述修復熔絲電路還包括遮斷所述交叉耦合的鎖存電路的電流通路而增加所述第一和第二節(jié)點的電壓值的啟動延遲單元。
還有，本發(fā)明涉及的快速存儲元件的修復熔絲電路，包括與第一電流提供單元在第一節(jié)點連接的第一快速存儲單元，以及與第二電流提供單元在第二節(jié)點連接且相互并聯(lián)的至少兩個以上的第二快速存儲單元，所述第一和第二電流提供單元由連接在電源電壓上的交叉耦合的鎖存電路構(gòu)成，而且，所述修復熔絲電路還包括用于暫時地增加所述第一和第二節(jié)點的電壓值的電壓增加單元；以及控制所述電壓增加單元的控制單元，使得所述電壓增加單元暫時地增加所述第一和第二節(jié)點的電壓值，并使所述修復熔絲電路在高邏輯狀態(tài)下被初始化。
附圖的簡要說明圖1A是現(xiàn)有的典型修復熔絲初始化電路圖；圖1B是現(xiàn)有的典型修復熔絲初始化電路的時序圖；圖2A是使用了本發(fā)明的一實施例涉及的快速存儲器單元的修復熔絲初始化電路圖；圖2B是使用了本發(fā)明的一實施例涉及的快速存儲器單元的修復熔絲初始化電路的時序圖；圖3A是使用了本發(fā)明的另一實施例涉及的快速存儲器單元的修復熔絲初始化電路圖；圖3B是使用了本發(fā)明的另一實施例涉及的快速存儲器單元的修復熔絲初始化電路的時序圖。
圖4A是用于本發(fā)明的低脈沖發(fā)生電路圖；圖4B是用于本發(fā)明的低脈沖發(fā)生電路的時序圖。
下面，詳細說明本發(fā)明的優(yōu)選實施例。
首先，本發(fā)明的最核心的技術(shù)措施在于，為消除因低電壓下的誤鎖存而產(chǎn)生的錯誤輸出，在對修復熔絲電路進行初始化時，在電壓值上升到設(shè)定電壓的狀態(tài)下進行初始化。利用這樣的技術(shù)措施，即使在低電壓下發(fā)生誤鎖存，也可以進行控制，以重新對修復熔絲電路進行初始化而進行正常的鎖存。
圖2A是使用了本發(fā)明的一個實施例涉及的快速存儲器單元且被交叉耦合的鎖存器構(gòu)造的修復熔絲初始化電路圖，圖2B是其時序圖。圖3A是低脈沖發(fā)生電路，圖3B是其時序圖。
首先，參照圖2A，本實施例和上述的圖1A的現(xiàn)有電路不同之處是，附加了P型MOS晶體管(MP3)和P型MOS晶體管(MP4)，所述P型MOS晶體管(MP3)的源極與VCC連接、其漏極通過節(jié)點(N1)連接到快速單元(FC1)的漏極上，而所述P型MOS晶體管(MP4)的源極連接到VCC上、其漏極連接在通過節(jié)點(N2)并聯(lián)連接的2個快速單元(FC2)的漏極上。如圖4A所示，附加的該P型MOS晶體管(MP3和MP4)的柵極，共同連接在由VCC檢測器20和脈沖部件22構(gòu)成的低脈沖發(fā)生電路上。
此時，如圖3A所示，低脈沖發(fā)生電路內(nèi)的脈沖發(fā)生部件22包括多級串聯(lián)連接的4個反相器(INT3～INT6)，連接在反相器(INT4)的輸出端與地之間且具有電容的N型MOS晶體管(MN21)，連接在反相器(INT5)的輸出端與地之間且具有電容的N型MOS晶體管(MN22)，把反相器(INT3)的輸出和反相器(INT6)的輸出作為各輸入的與非門(NAND1)，以及多級串聯(lián)在所述與非門(NAND1)的輸出端上的2個反相器(INT7、INT8)。利用這些邏輯元件，對在電壓成為由VCC檢測器20提供的VCC電壓的70％左右的時候變成低電平的信號(SIGNAL1)進行脈沖整形，從而產(chǎn)生在VCC電壓值的70％左右的時候具有規(guī)定寬度低電平的信號(CTR1)。
因此，本實施例利用這樣的附加構(gòu)造可達到本發(fā)明的目的，即，為防止因低電壓時的誤鎖存而產(chǎn)生的錯誤輸出，在對修復熔絲電路進行初始化時，是在電壓上升到設(shè)定電壓值的狀態(tài)下進行初始化操作，從而，在產(chǎn)生低電壓時的誤鎖存的時候，可再次進行初始化。
對其進行具體研究，在VCC檢測器20中，在電壓為VCC的狀態(tài)下檢測輸出信號(SIGNAL1)(在電壓大致成為VCC電壓的約70％左右的時候變成低電平的信號)。其中，若檢測出的如圖3B所示的輸出信號(SIGNAL1)被提供給脈沖發(fā)生部件22，則在由多個邏輯元件，即6個反相器(INT3～INT8)、與非門(NAND)和2個N型MOS晶體管(MN21、MN22)組成的脈沖發(fā)生部件中，如圖3B所示，產(chǎn)生在電壓成為VCC電壓的約70％左右的時候變成低電平的輸出信號(CTR1)。所產(chǎn)生的低脈沖的輸出信號(CTR1)被提供給圖2A中的P型MOS晶體管(MP3和MP4)的各個柵極，使節(jié)點(N1和N2)預充電。
因而，在把低脈沖加到各個柵極上的期間內(nèi)，通過使P型MOS晶體管(MP3和MP4)偏壓的辦法，將各偏壓施加到其漏極通過節(jié)點(N1)連接在P型MOS晶體管(MP3)的漏極上的快速單元(FC1)和其漏極通過節(jié)點(N2)連接在P型MOS晶體管(MP4)的漏極上的快速單元(FC2)上，并再次進行初始化。這時，節(jié)點(N2)的波形如圖2B所示，表現(xiàn)為在VCC電壓的約70％左右時的低脈沖期間變成高電平的波形。
因此，根據(jù)本實施例，由于是在比較高的電壓、即VCC電壓的約70％左右的狀態(tài)下進行初始化，因此同在低電壓時進行初始化的情況相比，誤鎖存的概率較低。也就是說，通過在穩(wěn)定的電壓下對鎖存器進行初始化，能夠確實地遮斷在低電壓下的誤鎖存，所以可以防止修復熔絲電路的錯誤輸出。
圖4A是使用了本發(fā)明的另一實施例的快速存儲器單元的修復熔絲初始化電路圖，圖4B是其時序圖。
參照圖4A，同上述的第一實施例不同，本實施例與上述的現(xiàn)有電路的不同之處是，為了對修復熔絲電路進行初始化，把由圖3A所示的低脈沖發(fā)生電路內(nèi)的VCC檢測器20提供的輸出信號(SIGNAL1)進行反相后的信號(CRT2)(圖4B)，提供給向各個快速單元(FC1、FC2)提供接地的N型MOS晶體管(MN1)的柵極，因此，可進行控制，使得在電壓變成VCC的約70％左右之前可抑制修復熔絲電路的初始化動作，當VCC檢測器產(chǎn)生信號(SIGNAL1)之后，修復熔絲電路才工作，所以可進行穩(wěn)定的初始化動作。為此，在本實施例中，在N型MOS晶體管(MN1)的柵極上設(shè)有反相器(INT2)，所述反相器(INT2)將圖3A中的VCC檢測器的輸出作為其輸入。此時，如圖4A所示，節(jié)點(N2)上的波形成為與VCC檢測器20的輸出脈沖相同的波形。
所以，在本實施例的修復絲初始化電路中，實際上可達到與上述的第一實施例相同的效果，即，通過在穩(wěn)定的電壓下對鎖存電路進行初始化，從而遮斷在低電壓下的誤鎖存，并確實地防止修復熔絲電路的錯誤輸出。
根據(jù)本發(fā)明，在對使用了快速存儲器單元的修復熔絲電路進行初始化時，是在到達較高的電壓時(即VCC電壓的約70％左右)對修復熔絲電路進行初始化，因此，能夠防止因誤鎖存而產(chǎn)生的錯誤輸出而得到穩(wěn)定的鎖存動作。
權(quán)利要求
1.一種修復熔絲電路，包括與第一電流提供單元在第一節(jié)點連接的第一快速存儲單元，以及與第二電流提供單元在第二節(jié)點連接且相互并聯(lián)的至少兩個以上的第二快速存儲單元，所述第一和第二電流提供單元由連接在電源電壓上的交叉耦合的鎖存電路構(gòu)成，其特征是，所述修復熔絲電路還包括暫時地對所述第一和第二節(jié)點進行預充電的第一單元；以及產(chǎn)生控制所述第一單元的控制信號的第二單元，使得所述第一單元暫時地對所述第一和第二節(jié)點進行預充電，并使所述修復熔絲電路在高邏輯狀態(tài)下被初始化。
2.根據(jù)權(quán)利要求1所述的修復熔絲電路，其特征是，所述第一單元包括連接于所述第一節(jié)點的第一負載晶體管；以及連接于所述第二節(jié)點的第二負載晶體管。
3.根據(jù)權(quán)利要求1所述的修復熔絲電路，其特征是，用于產(chǎn)生所述控制信號的第二單元包括檢測所述電源電壓是否上升到所選擇的電壓值的電壓檢測單元；以及，使所述電壓檢測單元的輸出信號反相而產(chǎn)生所述控制信號的脈沖產(chǎn)生單元。
4.根據(jù)權(quán)利要求3所述的修復熔絲電路，其特征是，所述脈沖產(chǎn)生單元包括串聯(lián)連接于所述電壓檢測單元上的多個第一反相器；與所述多個第一反相器并聯(lián)連接的至少一個以上的容性耦合單元；接收所述多個第一反相器中兩個反相器的輸出信號的與非門單元；以及同所述與非門單元串聯(lián)連接的多個第二反相器。
5.根據(jù)權(quán)利要求4所述的修復熔絲電路，其特征是，所述容性耦合單元是包含連接于所述第一反相器的柵極、連接于電源接地端的源極、以及漏極的N溝道型MOS晶體管。
6.一種修復熔絲電路，包括在第一節(jié)點同第一電流提供單元連接的第一快速存儲單元，以及在第二節(jié)點同第二電流提供單元連接且相互并聯(lián)連接的至少兩個以上的第二快速存儲單元，所述第一和第二電流提供單元由連接在電源電壓上的交叉耦合的鎖存電路構(gòu)成，其特征是，所述修復熔絲電路還包括遮斷所述交叉耦合的鎖存電路的電流通路而增加所述第一和第二節(jié)點的電壓值的啟動延遲單元。
7.根據(jù)權(quán)利要求6所述的修復熔絲電路，其特征是，所述啟動延遲單元包括檢測所述電源電壓是否上升到所選擇的電壓值的電壓檢測單元；以及反相器，為了提供所述交叉耦合的鎖存電路的啟動信號，將所述電壓檢測單元的輸出信號反相。
8.一種快速存儲元件的修復熔絲電路，包括在第一節(jié)點同第一電流提供單元連接的第一快速存儲單元，以及在第二節(jié)點同第二電流提供單元連接且相互并聯(lián)連接的至少兩個以上的第二快速存儲單元，所述第一和第二電流提供單元由連接在電源電壓上的交叉耦合的鎖存電路構(gòu)成，其特征是，所述修復熔絲電路還包括用于暫時地增加所述第一和第二節(jié)點的電壓值的電壓增加單元；以及控制所述電壓增加單元的控制單元，使得所述電壓增加單元暫時地增加所述第一和第二節(jié)點的電壓值，并使所述修復熔絲電路在高邏輯狀態(tài)下被初始化。
9.根據(jù)權(quán)利要求8所述的修復熔絲電路，其特征是，所述電壓增加單元包括連接于所述第一節(jié)點的第一負載晶體管；以及，連接于所述第二節(jié)點的第二負載晶體管。
10.根據(jù)權(quán)利要求8所述的修復熔絲電路，其特征是，所述控制單元包括檢測所述電源電壓是否上升到所選擇的電壓值的電壓檢測單元；以及，遮斷所述交叉耦合的鎖存電路的電流通路而增加所述第一和第二節(jié)點的電壓的啟動延遲單元。
11.根據(jù)權(quán)利要求8所述的修復熔絲電路，其特征是，所述控制單元包括檢測所述電源電壓是否上升到所選擇的電壓值的電壓檢測單元；以及，接收所述電壓檢測單元的輸出信號且產(chǎn)生所述控制信號的脈沖產(chǎn)生單元。
12.根據(jù)權(quán)利要求11所述的修復熔絲電路，其特征是，所述的脈沖產(chǎn)生單元包括串聯(lián)連接于所述電壓檢測單元的多個第一反相器；與所述多個第一反相器并聯(lián)連接的至少一個以上的容性耦合單元；接收所述多個第一反相器中兩個反相器的輸出信號的與非門單元；以及，與所述與非門單元串聯(lián)連接的多個第二反相器。
13.根據(jù)權(quán)利要求12所述的修復熔絲電路，其特征是，所述容性耦合單元是包含連接于所述第一反相器的柵極、連接于電源電源端的源極、以及漏極的N溝道型MOS晶體管。
全文摘要
提供一種使用快速存儲單元的修復熔絲初始化電路,在對修復熔絲電路進行初始化時,通過在電壓成為設(shè)定電壓的狀態(tài)下進行初始化,從而能夠消除在低電壓下的誤鎖存。
文檔編號H03K3/356GK1192567SQ97120829
公開日1998年9月9日 申請日期1997年12月24日 優(yōu)先權(quán)日1996年12月24日
發(fā)明者金承德 申請人:現(xiàn)代電子產(chǎn)業(yè)株式會社