專利名稱：可調(diào)諧的高效能鎖相環(huán)時鐘電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于電子電路例如鎖相環(huán)(PLL)的鐘控方案。
在采用二進(jìn)制數(shù)字信號或二進(jìn)制位的大型芯片中，諸如微處理器、微型控制器、數(shù)字信號處理器、ASIC(專用集成電路)等芯片中，由于時鐘信號驅(qū)動多個芯片元件，因此要損耗大量的能量。更具體地講，時鐘信號通常是通過一個時鐘樹(clock tree)網(wǎng)絡(luò)分配的。由于用于構(gòu)成例如寄存器和鎖存電路的器件存在輸入電容，時鐘信號要驅(qū)動相當(dāng)大的電容。一般情況下，電容可能大約在例如一毫微法至幾十或幾百毫微法的范圍內(nèi)。
通常，時鐘信號是采用鎖相環(huán)(PLL)產(chǎn)生的。圖3是一種常規(guī)的鎖相環(huán)的電路示意圖。同樣，這個特定的PLL構(gòu)成一個電荷泵型PLL。如圖3中所示，壓控振蕩器(VCO)310產(chǎn)生一個VCO輸出時鐘信號C2。VCO輸出時鐘信號C2可以直接地反饋，或者如果采用倍頻，可通過一個分頻器320(采用虛線示出)反饋，雖然以下的論述假設(shè)沒有分頻器。鑒相器330將VCO時鐘信號C2的相位和頻率與基準(zhǔn)時鐘信號C1的相位和頻率進(jìn)行比較。根據(jù)兩個時鐘信號之間的相位延遲，鑒相器330產(chǎn)生一個上升(up)信號和一個下降(down)信號。這些不同的信號是由鑒相器330的不同輸出口產(chǎn)生的。如圖3中所示，這些上升和下降信號加至電荷泵的控制開關(guān)，控制開關(guān)將使包括諸如電流源340和350等電流源在內(nèi)的電路短路。因此，如圖3中所示，當(dāng)這些開關(guān)閉合時，電流對電容器360進(jìn)行充電或放電。因此，根據(jù)由鑒相器330產(chǎn)生的上升信號和下降信號的時長，可以調(diào)節(jié)電容器360的電壓。通過調(diào)節(jié)施加的信號的時長，電容器360上的電壓可以升高或降低。另外，如圖3中所示，電容器360如此連接至壓控振蕩器310由VCO 310產(chǎn)生的輸出時鐘信號的頻率將根據(jù)電容器360上的電壓調(diào)節(jié)。因此，至少部分地基于PLL的負(fù)反饋工作，VCO時鐘信號C2和基準(zhǔn)時鐘信號C1之間的延遲應(yīng)變得更小。當(dāng)VCO 310的輸出時鐘信號在相位和頻率方面基本上與基準(zhǔn)時鐘信號C1匹配時，PLL就“鎖定”。
在這個實(shí)施例中，方框340表示電荷泵，雖然方框340還包括一個電容器360形式的濾波器，并且在有些實(shí)施例中，濾波器是與電荷泵分開示出的。同樣，在本說明書中，術(shù)語“電荷泵”表示可以至少部分地根據(jù)鑒相器輸出信號產(chǎn)生VCO控制電壓的任何電路。另外，即使電路是全數(shù)字的，在本說明書中也采用這個術(shù)語。
圖2顯示出常規(guī)的時鐘樹200的基本結(jié)構(gòu)，時鐘樹用于將時鐘信號分配至多個芯片元件。在圖2中，210為一個PLL，諸如前面參照圖3所述的PLL。如圖所示，一個反饋時鐘信號和一個基準(zhǔn)時鐘信號施加至PLL 210。這個時鐘樹具有多個驅(qū)動器，諸如220、230、240、250、260、270和280，并且可以逐漸變大，以利用鎖相環(huán)(PLL)的壓控振蕩器的輸出信號驅(qū)動大的電容，諸如基于寄存器和鎖存電路的電容。這些驅(qū)動器通常包含倒相器(未示出)。因此，電容要以時鐘頻率開關(guān)。在這個例子中，圖2中所示的電容265、275、285、290、295和255是基于芯片的元件的電容。除了這些電容之外，驅(qū)動器倒相器的控制極電容也以時鐘頻率開關(guān)。如果時鐘網(wǎng)絡(luò)的總電容由C表示，并且時鐘網(wǎng)絡(luò)以時鐘頻率f開關(guān)，那么消耗的能量可以表示為CV2f，其中V是電源電壓。由于較大的C和較高的f，這個能量可能是芯片所用的總能量的大部分。因此，存在對這樣的技術(shù)的需求降低由于采用特定的定時電路導(dǎo)致的使用數(shù)字電路的芯片中消耗的能量。
簡單地講，根據(jù)本發(fā)明的一個實(shí)施例，一種電路包括一個電壓調(diào)諧的電感-電容(LC)振蕩器、一個電荷泵和一個鑒相器。振蕩器、鑒相器和電荷泵耦連在一起形成一個PLL。
在本說明書的總結(jié)部分中具體指出了本發(fā)明的主題并清楚地限定了其范圍。不過，參照結(jié)合附圖所做的以下詳細(xì)說明，可以與本發(fā)明的目的、特征和優(yōu)點(diǎn)一起最好地理解本發(fā)明結(jié)構(gòu)和工作方法，在附圖中

圖1是根據(jù)本發(fā)明的PLL的一個實(shí)施例的電路示意圖；圖2是常規(guī)的時鐘樹的一個實(shí)施例的電路示意圖；圖3是常規(guī)的PLL的一個實(shí)施例的電路示意圖；圖4是變?nèi)荻O管的一個實(shí)施例的示意圖。
在以下的詳細(xì)說明中，為提供對本發(fā)明的透徹理解，描述了許多特定的細(xì)節(jié)。但是，本領(lǐng)域的普通技術(shù)人員將能理解，在沒有這些特定的細(xì)節(jié)的情況下，本發(fā)明也可以實(shí)施。在其它一些情況下，對公知的方法、程序、元件和電路則沒有給予詳細(xì)描述，以免影響對本發(fā)明的清楚理解。
圖1是一個電路示意圖，它顯示出根據(jù)本發(fā)明的PLL的一個實(shí)施例100，其中包括一個電壓調(diào)諧振蕩器。所示的這個PLL是在一個集成電路(IC)芯片上實(shí)現(xiàn)的。當(dāng)然，本發(fā)明的范圍不局限于這個特定的實(shí)施例。同樣，在這個特定的實(shí)施例中，電壓調(diào)諧振蕩器是通過改變或調(diào)整施加的電壓來改變或調(diào)整壓控振蕩器(VCO)的電容而進(jìn)行調(diào)諧的。不過，在另一實(shí)施例中，電壓調(diào)諧振蕩器也可以通過改變施加的電壓來改變電感而進(jìn)行調(diào)諧。例如，可以利用改變電感器的磁心的位置來改變電壓。
如圖所示，這個特定的實(shí)施例包括一個時鐘樹，其包括一個電感-電容或“LC”振蕩器，此振蕩器以其固有頻率振蕩。這個特定的振蕩器被稱為“LC”振蕩器，因?yàn)檎袷幤鞯念l率取決于振蕩器的電感和電容。在理想條件下，“LC”振蕩器不消耗能量，因?yàn)樗哂辛汶娮?；不過，按實(shí)際情況而言，還是要消耗一些能量，例如由于時鐘樹和電感器中的金屬線的非零電阻。然而，與常規(guī)的PLL比較，可以節(jié)約能量，因?yàn)檎袷幤鞯碾娮杞档偷椒浅Ｐ〉闹怠?br> 例如，正如公知的那樣，當(dāng)在一個電路中電感器和電容器與電源耦連時，由于電感器和電容器的電流和電壓彼此間是相位不同的，電壓信號的振蕩頻率由電感和電容決定，在這個特定實(shí)施例中電感和電容分別為L和C。同樣，由于電路中小的電阻，這些振蕩減弱，因此，為了維持或保持這種振蕩，可以向系統(tǒng)中導(dǎo)入能量。
在圖1中所示的實(shí)施例中，采用低電阻的短金屬線連接多個寄存器和鎖存電路的時鐘輸入口。如圖1中由電容160、170、180、190、185和195所示的，這些輸入口各自具有相關(guān)的電容。這個電容與低電阻的電感器130和變?nèi)荻O管150組合形成了一個LC壓控振蕩器(VCO)。在本說明書中，變?nèi)荻O管表示一種半導(dǎo)體器件，這種半導(dǎo)體器件的特征是半導(dǎo)體的反偏區(qū)的結(jié)中的電容對電壓是敏感的，正如圖4中的實(shí)施例所示的，雖然本發(fā)明的范圍不局限于使用變?nèi)荻O管或者變?nèi)荻O管的這個特定實(shí)施例。
圖4中示出了變?nèi)荻O管的一個實(shí)施例的電路示意圖。如圖所示，變?nèi)荻O管類似于半導(dǎo)體二極管，其中均為半導(dǎo)體材料的P型材料和N型材料進(jìn)行接觸而形成一個P-N結(jié)。同樣，如圖所示，還形成一個耗盡區(qū)，并且如圖4中所示的那樣，耗盡區(qū)具有寬度w。這個寬度以及多個其它因素決定了與此變?nèi)荻O管相關(guān)的電容。同樣，根據(jù)此P-N結(jié)上施加的電壓，此寬度w可以增大或減小。在這個特定的實(shí)施例中，半導(dǎo)體材料可以如此摻雜施加的電壓的線性變化產(chǎn)生電容的基本上線性的變化，雖然本發(fā)明的范圍不局限于這種要求。
常規(guī)的PLL的VCO正例如圖2中所示的那樣，它由圖1中的LC VCO替代，圖1中的LC VCO包括施加至變?nèi)荻O管150的一個控制電壓。在圖1的實(shí)施例中，LC VCO不是包含在PLL 110中。在這個實(shí)施例中，VCO的電容包括與前面所述的輸入口相關(guān)的電容和變?nèi)荻O管電容的總和。在這個特定實(shí)施例中，電容器155構(gòu)成一個大的直流阻隔電容器，它具有電容Cb，其中電容器155的電容要比變?nèi)荻O管150可達(dá)到的最大電容大得多。在這個實(shí)施例中，金屬線的非零電阻使LCVCO的固有振蕩減弱并導(dǎo)致能量損耗。不過，直流電源140提供能量并維持振蕩處于LC振蕩器的固有頻率。雖然本發(fā)明的范圍不局限于這個方面，但電源140可以包括例如兩個開關(guān)，它們連接至一個電池并且由一個控制電路控制。在這個實(shí)施例中，通過關(guān)斷或斷開電源，時鐘或PLL可以停止。另外，在這個實(shí)施例中，一個焊盤(pad)175連接至?xí)r鐘樹，用于測試芯片，當(dāng)然這個焊盤可以省略。在較高頻率時，例如在千兆赫茲量級時，可能希望電感器和變?nèi)荻O管形成在芯片上，而在低頻時，它們可以從外部連接至焊盤175，雖然本發(fā)明不局限于此。
如上所述，與時鐘樹相關(guān)的電容可以表示為C。同樣，在這個特定的實(shí)施例中，電感器130具有電感L。電感器120提供了交流阻隔，這與電容器155提供的直流阻隔相似。不過，由于變?nèi)荻O管150具有與C并聯(lián)的電容，它隨施加的電壓而改變，因此LC VCO的固有頻率可以(至少部分地)根據(jù)施加至110的反饋時鐘信號和基準(zhǔn)時鐘信號之間的相位和頻率的差異而改變。
與其它方案相比，圖1中所示的實(shí)施例的一個優(yōu)點(diǎn)是在沒有顯著能量損耗的情況下調(diào)諧時鐘信號的頻率的能力。對于鎖相而言，能夠調(diào)諧時鐘信號的頻率是一個理想的優(yōu)點(diǎn)。由于溫度、制造工藝和其它方面的差異，制造具有要求的精確時鐘頻率的芯片是困難的。因此，希望在制成后能夠調(diào)諧頻率。同樣，其它定時電路也可以提供調(diào)諧時鐘信號的頻率的能力；不過，與本發(fā)明的這個特定實(shí)施例所示的電路相比，那些電路通常將導(dǎo)致大得多的能量損耗。
下面將描述調(diào)諧鎖相環(huán)(PLL)的頻率的方法一個實(shí)施例。正如前面所述的，在根據(jù)本發(fā)明的鎖相環(huán)的一個實(shí)施例中，電感-電容(LC)振蕩器包括一個變?nèi)荻O管。如上所述，可以調(diào)節(jié)施加在變?nèi)荻O管上的電壓。由于調(diào)節(jié)變?nèi)荻O管上的電壓，變?nèi)荻O管的電容得以改變。變?nèi)荻O管的電容的這種改變使得振蕩器的電容改變，因此調(diào)節(jié)或調(diào)諧了鎖相環(huán)電路的頻率。同樣，由于鎖相環(huán)的負(fù)反饋，也可能發(fā)生變?nèi)荻O管的施加電壓的這種調(diào)節(jié)。例如，根據(jù)PLL輸出時鐘信號和基準(zhǔn)時鐘信號之間的相位差，一個鑒相器可以向一個電荷泵施加信號，并且由此調(diào)節(jié)施加至變?nèi)荻O管的電壓。這在前面已做了更詳細(xì)地說明，并且本發(fā)明的范圍不局限于特定的鎖相環(huán)電路實(shí)施例。同樣，由PLL產(chǎn)生的時鐘信號可以應(yīng)用于包括數(shù)字電子電路的集成電路(IC)芯片。例如，正象前面所述的，這種芯片可以包括微處理器、微型控制器、ASIC或者包括數(shù)字電子電路的其它芯片。這種IC芯片同樣可以包括一個時鐘樹，它由PLL產(chǎn)生并施加至此IC芯片的時鐘信號驅(qū)動。另外，正如前面描述的，為了大體上保持PLL振蕩，可以向PLL提供能量。同樣，向PLL施加能量可以如此定時基本上保持PLL振蕩為大致方波形式。更具體地講，隨著信號振蕩，能量可以在信號的預(yù)定點(diǎn)施加，以便產(chǎn)生例如方波或除了正弦波之外的其它信號形式。同樣，雖然本發(fā)明的范圍不局限于此，但施加的電壓可以大致線性地調(diào)節(jié)。正如前面指出的，如果變?nèi)荻O管適當(dāng)?shù)負(fù)诫s，可以使電容大致線性地變化，就象特定的實(shí)施例中所希望的那樣。
盡管這里已描繪了本發(fā)明的一些特征，但對于本領(lǐng)域的普通技術(shù)人員而言，將存在許多更改、替換、變化和等同物。因此，應(yīng)當(dāng)理解的是，所附權(quán)利要求是要覆蓋落入本發(fā)明的實(shí)質(zhì)精神內(nèi)的所有這些更改和變化。
權(quán)利要求
1．一種電路，包括一個電壓調(diào)諧的電感-電容(LC)振蕩器；一個鑒相器；和一個電荷泵；所述振蕩器、鑒相器和電荷泵耦連在一起形成一個PLL。
2．根據(jù)權(quán)利要求1的電路，其中，所述電壓調(diào)諧的LC振蕩器包括一個變?nèi)荻O管，此變?nèi)荻O管能夠根據(jù)施加的電壓調(diào)節(jié)所述振蕩器的電容。
3．根據(jù)權(quán)利要求2的電路，其中，所述PLL形成在一個集成電路(IC)上，所述集成電路包括一個處理器；所述PLL耦連成能夠提供一個時鐘信號，此時鐘信號驅(qū)動所述處理器的一個時鐘樹。
4．根據(jù)權(quán)利要求3的電路，其中，所述處理器包括一個微處理器。
5．根據(jù)權(quán)利要求2的電路，其中，所述變?nèi)荻O管包括一種N型半導(dǎo)體材料，它與一種P型半導(dǎo)體材料直接物理接觸，以形成一個P-N半導(dǎo)體結(jié)。
6．根據(jù)權(quán)利要求5的電路，其中，所述P型和所述N型半導(dǎo)體材料如此摻雜所述變?nèi)荻O管上施加的電壓的線性變化使變?nèi)荻O管的電容基本上線性地改變。
7．一種調(diào)諧鎖相環(huán)(PLL)的頻率的方法，所述鎖相環(huán)包括一個具有變?nèi)荻O管的電感-電容(LC)振蕩器，該方法包括以下步驟調(diào)節(jié)變?nèi)荻O管上施加的電壓。
8．根據(jù)權(quán)利要求7的方法，還包括以下步驟將由PLL產(chǎn)生的時鐘信號施加至一個集成電路(IC)芯片，后者包括數(shù)字電子電路。
9．根據(jù)權(quán)利要求8的方法，其中，所述IC芯片包括一個時鐘樹，后者由PLL產(chǎn)生的時鐘信號驅(qū)動。
10．根據(jù)權(quán)利要求8的方法，其中，所述IC包括一個微處理器。
11．根據(jù)權(quán)利要求7的方法，還包括以下步驟向PLL提供能量，以基本維持PLL振蕩。
12．根據(jù)權(quán)利要求11的方法，其中，向PLL提供能量，以基本維持PLL振蕩為大致方波形式。
13．根據(jù)權(quán)利要求7的方法，其中，所施加的電壓大致線性地調(diào)節(jié)。
14．一種鎖相環(huán)(PLL)電路，包括一個電壓調(diào)諧的電感-電容(LC)振蕩器、一個鑒相器、一個電荷泵和一個分頻器，所述振蕩器、鑒相器、電荷泵和分頻器耦連成能夠產(chǎn)生一個PLL輸出時鐘信號。
15．根據(jù)權(quán)利要求14的PLL，其中，所述電壓調(diào)諧的LC振蕩器包括一個變?nèi)荻O管。
16．根據(jù)權(quán)利要求15的PLL，其中，所述PLL電路如此耦連在工作過程中，由所述電荷泵施加至所述變?nèi)荻O管的電壓能夠影響所述PLL輸出時鐘信號的頻率。
全文摘要
一種鎖相環(huán)(PLL)電路(110),用于向一個IC芯片提供時鐘信號。該P(yáng)LL包括一個電壓調(diào)諧的電感－電容(LC)振蕩器、一個鑒相器和一個電荷泵,它們耦連在一起形成一個環(huán)路。一個VCO包括一個變?nèi)荻O管(150)、電感器(130)和電容(160、170、180、190、185和195),它們形成LC振蕩器。
文檔編號H03B1/00GK1282460SQ98812362
公開日2001年1月31日 申請日期1998年9月3日 優(yōu)先權(quán)日1997年10月17日
發(fā)明者T·P·托馬斯 申請人:英特爾公司