專利名稱：過流感測電路和自調節(jié)消隱的制作方法
隨著MOSFET技術及集成電路技術的進步，D類放大器已經可以應用于音頻應用。圖5中示出了一種典型的D類放大器600。控制電路660驅動電平移位器661，電平移位器661進而驅動上下功率FET。FET的輸出通過濾波器加到揚聲器，將FET的數(shù)字輸出轉換成音頻模擬信號。
D類放大器比AB類放大器更有效。其缺點是較大的部件數(shù)量、較高的成本、較高的電磁干擾和較差的性能。隨著集成度的提高和引入復雜的控制集成電路，這些缺點正變得不明顯。在不遠的將來，D類放大器將在許多應用中取代AB類放大器。D類放大器已在大功率應用方面顯示出明顯的優(yōu)勢。由于這些放大器成本和元件數(shù)降低，D類放大器在低功率應用和中等功率應用方面將可與AB類放大器相媲美。
為克服D類放大器的不良性能，有人提出了一種自振蕩變頻調制器，如圖6所示。積分器610具有輸入電阻器RIN之上的音頻輸入。其在電阻器RDFB之上具有數(shù)字反饋輸入A，在電阻器RAFB之上輸入B處具有模擬反饋。各模擬和數(shù)字反饋信號A、B取自電橋電路620的輸出及包括電感L和電容CLP的低通濾波器。讓我們把注意力僅放在數(shù)字輸出A上，假定沒有音頻輸入。這種情況下，A點的輸出是占空比為50％的方波。在方波為高時，電流通過RDFB流到積分器610的求和點。其輸出向下的斜坡，直到其到達比較器612的負閾值。R1和R2用于將磁滯現(xiàn)象加于比較器612上。這些電阻器可用于調節(jié)比較器的正負閾值。在比較器612的輸出變低時，上FET 622載止，短時間延遲后，下FET 624導通。方波變低，電流從積分器610的求和點流過RDFB。積分器610的輸出反轉，向上斜，直到其到達比較器612的正閾值。這預示著FET 624將截止。短時間延遲后，上FET 622導通。方波變高，周期繼續(xù)。由于沒有音頻信號，A處的輸出為50％的方波，積分器610的輸出為三角波。
圖7示出了現(xiàn)有技術典型的過流設計。讀出電阻器631設于揚聲器的返回路徑中。該電阻器上的壓降與揚聲器電流成正比。包括電感632和電容633的低通濾波器去除開關噪聲。兩個比較器634、635比較讀出電阻器的電壓和兩個可調閾值(該實例中為+/-100mv)。如果讀出電阻器上的電壓大于100mv或低于-100mv，則OR門36的輸出將變?yōu)楦?，表示已感測到過流。
本發(fā)明包括D類放大器，該放大器包括具有輸出感測電路的電橋電路，電橋電路接在高和低電壓電源總線間，還包括至少兩個彼此串聯(lián)的MOSFET，其特征在于，還包括用于將一個MOSFET上的壓降轉變?yōu)榇硭f一個MOSFET上電壓的電流信號的第一轉換電路，和用于將至少兩個MOSFET中另外一個上的壓降轉變?yōu)榇碓摿硪粋€MOSFET上的壓降的電流信號的第二轉換電路，所說第一轉換電路具有代表通過所說一個MOSFET的電流的輸出信號，所說第二轉換電路具有代表通過所說另一MOSFET的電流的輸出信號。
現(xiàn)有技術的電路具有許多缺點。其消耗輸出功率，所以降低了放大器的最大可能效率。讀出電阻器只可以保護放大器不在揚聲器上短路。從揚聲器正端到地的短路旁路了讀出電阻器。所以，這種情況下不存在短路保護?，F(xiàn)有技術的電路慢，且需要濾波器去除開關噪聲。濾波會引起不希望的延遲。如果該電路用于實現(xiàn)過流閉鎖，這些延遲不容易引起問題。另一方面，如果該感測電路用于實現(xiàn)有效電流限制，這些延遲將使電流回路難以穩(wěn)定。讀出電阻器昂貴，而且如果不夠大，會變得不夠可靠。
下面將結合各附圖以實例介紹本發(fā)明，各附圖中

圖1是一個輸出FET的第一過流感測電路的示意圖；圖2是第一過流感測電路的消隱電路的示意圖；圖3是另一FET的第二過流感測電路的示意圖4是第二過流感測電路的示意圖；圖5是D類放大器的示意圖；圖6是自振蕩D類放大器的更具體示意圖；圖7是現(xiàn)有技術感測電路的局部示意圖；圖8是過流限制電路的示意圖；圖9是短路和低阻抗保護電路的示意圖。
參見附圖，圖1中示出了D類放大器的半電橋20和感測電路100。半電橋20包括兩個NMOSFET 22和24。它們串聯(lián)于高壓總線40(+60V)和低壓總線42(-60V)之間。在兩個MOSFET的串聯(lián)處，它們的輸出耦合到包括電感26和電容28的低通濾波器。低通濾波器將電橋20的數(shù)字輸出轉換成音頻輸出，驅動負載即揚聲器30。
感測電路100包括兩個電阻器11和12、兩個PNP晶體管13和14，電流鏡15和16。電阻器11和12將電橋中的高電壓轉變成比例電流。例如。I1＝(+總線-Vbe)/R11，且上FET導通時，I2＝(+總線-Vbe-Von)/R12，其中Vbe是PNP的基極發(fā)射極結上的壓降，Von是MOSFET 22上的壓降，R12和R11是電阻器11和12的電阻。電流鏡MOSFET 15和16比較I1和I2。如果I2大于I1，則A點的電壓為高。否則該電壓為低。電阻器12選擇為小于11，從而在正常操作下，F(xiàn)ET 22導通時，I2大于I1，A點的電壓為高。在過流發(fā)生期間，F(xiàn)ET 22上的壓降Von很大，致使I2小于I1，A點的電壓保持低。
所以，電阻器11和12的相對值設定了過流閾值。在優(yōu)選實施例中，電阻器12大約是電阻器11的85％，F(xiàn)ET的Rdson是180毫歐姆。
為了該電路可用作過流探測器，需要消隱。在正常工作下，在FET 22導通，且FET 22中的電流低于過流閾值時，A點只為高。在任何與過流相關的判斷做出之前，圖2中的消隱電路允許FET 22導通，A點變?yōu)楦摺１容^輸出信號A與-3.5V的基準電壓。在上FET開始導通時，300ns的消隱脈沖開始。如果在消隱脈沖結束前A沒變高，則NAND門52的輸出變低，OC信號變高。表示FET 22發(fā)生過流。電橋可以關閉，或者可以采取其它方法減小電流。
該電路的優(yōu)點在于，消除了在芯片上引入高壓總線的需求。另外，可以保護上下兩個FET。
圖3和4展示了可用于讀出通過FET 24的電流的感測電路150。該電路就象感測電路100一樣工作。電阻器21和22將高壓總線和輸出電壓轉變成比例電流。由PMOS 33和34構成的電流鏡和共基極NPN 31和32比較I2和I3的大小。與先前一樣，電阻器12的值選擇為電阻器21的85％。在正常工作時，在FET 24導通時，I2大于I3，B點為低。在通過FET 24的電流過大時，F(xiàn)ET 24上的壓降將保證I2小于I3，B點保持高。與電路100類似，需要消隱脈沖使FET 24有足夠的時間導通。上下FET感測電路100和150共享電阻器12。所以，只需要三個IC管腳實現(xiàn)FET 22和FET 24的過流保護。
新感測電路比常規(guī)方法在幾個方面優(yōu)越。本發(fā)明不會消耗輸出功率，所以不會降低放大器的最大效率。感測電路不僅可以保護放大器不在揚聲器上短路，而且可以避免從揚聲器的正端到地的短路。該感測電路更快，且不需要濾波器便可以去除引起不希望延遲的開關噪聲。該感測電路比現(xiàn)有技術的輸出功率電阻器便宜。新電路是自修正的。由于MOSFET變熱，所以它們的Rdson增大，所以高溫下過流閾值低。
圖8展示了根據(jù)相同原理防止或修正過流的過流限制電路(OCL)200。來自AND門52的過流信號輸入到反相器210，并被加到PMOS晶體管212的柵上。在過流信號高時，晶體管212導通，其將+7V電壓接到輸入電阻器RCL。注入到積分器10的求和點的電流減小了放大器的增益，因而減小了電橋20中的電流。
OCL電路200比現(xiàn)有技術的中斷電路明顯優(yōu)越。首先，OCL電路200很快。不需要音頻功率輸出，幾乎沒有或根本沒有延遲。在監(jiān)測的MOSFET超過其電流極限時，OCL電路200便激活。OCL電路200容易穩(wěn)定。濾波后的模擬反饋回路中的固有延遲使這種系統(tǒng)幾乎不能穩(wěn)定。由于OCL 200采用了數(shù)字方法，所以可以避免濾波，也就沒有延遲。最后，對輸出功率的調節(jié)是逐次的，輸出進行軟修正。消除了在模擬中斷電路進行硬修正時放大器上普遍的不想要的音頻成分。
只要感測到過流，晶體管212的輸出便保持高。過流信號不可避免地降低了積分器10的增益，因而可以控制過流。然而，在對控制功率MOSFET的驅動信號減小增益的傳播中存在固有的延遲。在功率MOSFET上發(fā)生短路的情況下，到短路MOSFET的功率必須盡可能快地中斷。短路還必須與低阻抗狀態(tài)區(qū)分開。要求只中斷到真正危險的MOSFET的功率。在存在短路時，且低負載阻抗狀態(tài)持續(xù)足以引起對MOSFET的永久性損傷的時間時，會發(fā)生典型的危險。
保護電路300(圖9)感測短路和低抗阻狀態(tài)，并區(qū)分兩種情況，通過旁路積分器和比較器，及時地中斷到MOSFET的功率，從而避免它們的固有延遲。保護電路300具有低通濾波器302及第一和第二比較器303、304。低通濾波器302一般是電阻器-電容器網(wǎng)絡，其時間常數(shù)選擇為濾出高頻信號，只通過較低頻的類dc信號。到低通濾波器302的輸入是占空比一直正比于負載阻抗的脈沖信號。濾波器302把脈沖信號轉換為大小正比于負載阻抗的信號。第一比較器303探測短路(幾乎為零阻抗)，第二比較器探測低阻抗狀態(tài)(一到二歐姆)。
第一比較器303具有耦合到濾波器302的一個輸入的短路基準電壓，濾波器302的輸出耦合到另一輸入。第一比較器303的輸出耦合到鎖存電路310。快速鎖存電路310位于門驅動電路16和功率MOSFET之間。包括反相器311、NMOSFET形式的電流源312、比較器313和斷開驅動電路16與MOSFET22、24間連接的鎖存器314。快速鎖存電路的電流路徑在積分器和比較器周圍，所以這些元件中固有的延遲將不影響鎖存器314的工作。在第一比較器的輸出為高時，快速鎖存器314打開，并且只要比較器303為高便保持打開狀態(tài)。
第二比較器304具有耦合到一個輸入的低阻抗基準電壓，濾波器302的輸出耦合到另一輸入。比較器304的輸出連接到計時器321，計時器321將鎖存器314的操作延遲足以在低阻抗(一到二歐姆)下沒有損傷地工作的短時間。如果低阻抗信號持續(xù)超過計時器的預定時間，則慢鎖存器打開，并且只要比較器304為高便保持打開狀態(tài)。
在工作時，功率MOSFET之一上的短路在晶體管212的柵上產生過流信號。晶體管212的輸出由低通濾波器302濾波，以產生大幅度的信號輸出。該輸出由第一比較器303接收，并與短路基準電壓比較。在到比較器303的輸入大于短路閾值電壓時，快速鎖存電路310使快速鎖存器314工作，中斷到過流MOSFET的功率。在功率下降，短路消除時，過流信號下降，濾波器302的輸出下降，比較器的輸出下降，鎖存器314關閉，把驅動信號歸還給MOSFET的柵。
在功率MOSFET的輸出上有低負載時，過流信號再變?yōu)楦?。晶體管212的輸出由低通濾波器302濾波，產生大幅度信號輸出。該輸出由第二比較器304接收，并與低阻抗基準電壓比較。在到比較器304的輸入大于低抗阻閾值電壓時，比較器304輸出雙穩(wěn)態(tài)計時器321。如果比較器304輸出仍為高，計時器321計時后，鎖存器314打開。在負載增大，且低阻抗消除時，過流信號下降，濾波器302的輸出下降，第二比較器304的輸出下降，鎖存器314關閉，把驅動信號歸還給MOSFET的柵。
感測電路100包括兩個電阻器11和12、兩個PNP晶體管13和14、及電流鏡15和16。電阻器11和12將電橋中的高電壓轉換成比例電流。電流鏡MOSFET 15和16比較I1和I2。如果I2大于I1，則A點的電壓高。否則該電壓低。電阻器12選擇為小于11，從而在正常工作時，在FET 22導通時，I2大于I1，且A點的電壓為高。在過流期間，F(xiàn)ET 22上的壓降Von很大，以致于I2低于I1，A點的電壓保持低。
權利要求
1.一種D類放大器，包括具有輸出感測電路的電橋電路，電橋電路接在高和低電壓電源總線間，還包括至少兩個彼此串聯(lián)的MOSFET，其特征在于，還包括用于將一個MOSFET上的壓降轉變?yōu)榇硭f一個MOSFET上電壓的電流信號的第一轉換電路，和用于將至少兩個MOSFET中另外一個上的壓降轉變?yōu)榇碓摿硪粋€MOSFET上的壓降的電流信號的第二轉換電路，所說第一轉換電路具有代表通過所說一個MOSFET的電流的輸出信號，所說第二轉換電路具有代表通過所說另一MOSFET的電流的輸出信號。
2.根據(jù)權利要求1的D類放大器，其特征在于，還包括每個都耦合到第一和第二AND電路的第一和第二延遲電路，用于接收第一和第二轉換電路的第一和第二輸出信號，且將所說第一和第二輸出信號與基準電壓比較的第一和第二比較器，第一和第二比較器的輸出分別耦合到第一和第二AND電路。
3.根據(jù)權利要求2的D類放大器，其特征在于，延遲電路在對應于MOSFET的導通時間的最短時間內禁止AND電路變?yōu)楦摺?br> 4.根據(jù)權利要求3的D類放大器，其特征在于，第一轉換電路接在串聯(lián)的兩個MOSFET和第一基準電壓之間，包括與第一雙極晶體管串聯(lián)的第一電阻器和第一低壓FET，從而第一雙極晶體管和第一低壓FET連接處的第一輸出信號在一個MOSFET導通時處于一種狀態(tài)，而在該MOSFET截止時處于相反狀態(tài)。
5.根據(jù)權利要求1的D類放大器，其特征在于，第二轉換電路接在串聯(lián)的兩個MOSFET和第二基準電壓之間，包括與第二雙極晶體管串聯(lián)的第二電阻器和第二低壓FET，從而第二雙極晶體管和第二低壓FET連接處的第二輸出信號在另一個MOSFET導通時處于一種狀態(tài)，而在該另一MOSFET截止時處于相反狀態(tài)。
全文摘要
感測電路100包括兩個電阻器11和12、兩個PNP晶體管13和14、及電流鏡15和16。電阻器11和12將電橋中的高電壓轉換成比例電流。電流鏡MOSFET15和16比較I1和I2。如果I2大于I1,則A點的電壓高。否則該電壓低。電阻器12選擇為小于11,從而在正常工作時,在FET22導通時,I2大于I1,且A點的電壓為高。在過流期間,FET22上的壓降Von很大,以致于I2低于I1,A點的電壓保持低。
文檔編號H03F3/20GK1269632SQ9912361
公開日2000年10月11日 申請日期1999年10月29日 優(yōu)先權日1998年10月30日
發(fā)明者斯圖爾特·普林 申請人:英特賽爾公司