專利名稱：產(chǎn)生精確的低噪聲周期信號的系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信系統(tǒng)。特別是，本發(fā)明涉及用來產(chǎn)生在通信系統(tǒng)中用到的精確的低噪聲周期信號的系統(tǒng)和技術(shù)。
相關(guān)技術(shù)的描述在各種需求應(yīng)用中運(yùn)用周期電子信號，其中上述需求應(yīng)用包含用來調(diào)制和解調(diào)在模擬電路中的信號以及數(shù)字電路的時鐘的基準(zhǔn)振蕩器(referenceoscillator)。這種應(yīng)用通常要求十分精確的低噪聲信號，它所消耗的功能最小同時在很寬的范圍內(nèi)能夠保持精確性。
在諸如碼分多址(CDMA)通信系統(tǒng)的數(shù)字通信系統(tǒng)中，這種信號的精確性十分重要。在CDMA系統(tǒng)中，通常將某一范圍內(nèi)的頻率轉(zhuǎn)換成不同的頻率范圍或頻帶。時鐘信號的精確性影響了頻率轉(zhuǎn)換的精確性。例如，在CDMA蜂窩電話網(wǎng)中，在移動接收機(jī)中的本機(jī)振蕩器(LO)提供周期信號，它促進(jìn)將入局射頻(RF)信號到中頻(IF)信號的轉(zhuǎn)換。如果本機(jī)振蕩器的頻率不精確，那么可能將經(jīng)轉(zhuǎn)換信號轉(zhuǎn)換到所需IF頻帶范圍外。
數(shù)字通信系統(tǒng)可采用多種方法中的一種來解調(diào)數(shù)字化調(diào)制的波形。這種方法包括二進(jìn)制-相移鍵控法(BPSK)、正交相移鍵控法(QPSK)、偏移QPSK(OQPSK)、M進(jìn)制相移鍵控法(MPSK)或正交幅度調(diào)制(QAM)。該系統(tǒng)通常需要鎖定接收到的RF信號。調(diào)制器鎖定在該信號上的能力以及由測得的位誤碼率(BER)與理論上的BER之比惡化所表示的性能都受到所產(chǎn)生的時鐘信號的相位噪聲的影響。
通常由具有特定模擬調(diào)諧電路的晶體振蕩器產(chǎn)生在數(shù)字通信系統(tǒng)中用到的周期信號，其中上述特定模擬調(diào)諧電路用來響應(yīng)于高BER調(diào)節(jié)振蕩器的頻率。一般，所附的模擬調(diào)諧電路十分昂貴和龐大。
另一種精確但昂貴的振蕩器是壓控溫度補(bǔ)償晶體振蕩器。然而，自身用到的這些振蕩器的頻率范圍受到限制。這通常限制移動接收機(jī)的信號鎖定能力。另一方面，由壓控振蕩器(VCO)用一個或多個鎖相環(huán)(PLL)來產(chǎn)生相對精確的周期信號。PLL是輸出被相位鎖定在輸入信號上的信號的電路。PLL提高頻率精確度，并降低由VCO輸出的周期信號的任何相位噪聲，而且擴(kuò)展了可能的輸出頻率范圍。到PLL的輸入信號作為參考信號，并通常由另一個PLL、直接數(shù)字合成器(DDS)、壓控振蕩器或數(shù)字控制振蕩器(NCO)來提供。
通過改變諸如環(huán)路反饋分頻比(feedback divide ratio)的特定PLL參數(shù)，可分級(in step)調(diào)節(jié)輸出頻率。該級距大小決定了PLL的頻率分辨率(frequency resolution)并級距還有賴于某些PLL參數(shù)。
必須根據(jù)單個周期信號產(chǎn)生幾個不同的頻率，以驅(qū)動在電路中的不同本機(jī)振蕩器。通常用PLL來根據(jù)單個周期信號合成在精確的頻率下的周期信號范圍。
然而，由傳統(tǒng)振蕩器驅(qū)動的PLL通常受到很多限制。例如，PLL的輸出通常包含明顯的寄生噪聲。此外，由于差的頻率分辨率導(dǎo)致所允許的輸出頻率范圍相對受到限制，而且由于設(shè)計(jì)的限制導(dǎo)致只在粗調(diào)頻率分級中可調(diào)節(jié)PLL本身。
為了減小寄生噪聲并增加頻率分辨率，通常采用兩個PLL。附加PLL提供向主PLL提供輸入或參考信號，并改善對參考頻率的控制。這導(dǎo)致輸出周期信號的頻率分辨率和精度高。
然而，第二PLL表示附加硬件，它占用了寶貴的電路板空間并消耗功率。附加功率消耗在范圍電話中特別成問題，因?yàn)橐苿訂卧碾姵貕勖鞘种匾目紤]因素。此外，這種系統(tǒng)的低切換次數(shù)導(dǎo)致主PLL的輸出在環(huán)路校正之間明顯地漂移(wander)。
為了克服由于采用兩個PLL所導(dǎo)致的限制，通常用DDS代替第二個PLL來向主PLL提供參考信號。DDS一般提高頻率分辨率以及PLL的切換速度，同時提高了PLL設(shè)計(jì)的靈活性。然而，典型的DDS驅(qū)動PLL同樣存在著明顯的限制。
典型的DDS用多位數(shù)字-模擬變換器(DAC)。如在現(xiàn)有技術(shù)中已知的那樣，多位DAC受到硬件限制，它導(dǎo)致由采用這些裝置的電路輸出的信號產(chǎn)生過沖(glitch)。當(dāng)少于DAC中的所有位時，過沖結(jié)果同時改變。于是，當(dāng)它們的適當(dāng)值產(chǎn)生位變化時，輸出波形呈現(xiàn)臨時錯誤值。這種過沖導(dǎo)致在十分接近于所需輸出頻率的DAC輸出處出現(xiàn)寄生頻率音調(diào)(frequency tone)(即，過沖噪聲)。寄生音調(diào)可惡化PLL性能。
DAC的輸出還包括量化噪聲，它與DAC的幅度分辨率直接相關(guān)。幅度分辨率由用于DAC計(jì)算中的位數(shù)來決定。具有良好幅度分辨率和頻率響應(yīng)的DAC趨于消耗過度的功率，而且很昂貴。此外，當(dāng)周期信號頻率增加時，寄生音調(diào)更成問題，還進(jìn)一步限制了可允許輸出頻率的范圍。
于是，需要一種系統(tǒng)能夠提供頻率范圍寬的十分精確的周期信號，其噪聲最小且切換速度快。
發(fā)明概述本發(fā)明提供一種系統(tǒng)來產(chǎn)生精確的周期信號。在示例實(shí)施例中，本發(fā)明包括低位數(shù)字-模擬變換器來在參考頻率下將第一信號轉(zhuǎn)換成數(shù)字信號。包含Δ-∑變換器來抑制在預(yù)定參考頻率范圍內(nèi)的數(shù)字信號中的噪聲，并響應(yīng)于它提供噪聲定形信號(noise-shaped signal)。
在一個具體的實(shí)施例中，本發(fā)明還提供一種用來提供在第一頻率下的第一信號的直接數(shù)字合成器。振蕩器產(chǎn)生輸入到直接數(shù)字合成器的模擬參考信號。直接數(shù)字合成器把振蕩器輸出信號轉(zhuǎn)換成第一信號。低位數(shù)字-模擬變換器作為Δ-∑數(shù)字-模擬變換器來實(shí)施。在較佳實(shí)施例中，Δ-∑數(shù)字-模擬變換器是一位Δ-∑數(shù)字-模擬變換器，并包括Δ-∑調(diào)制器，其階數(shù)大于2。噪聲定形信號是數(shù)字信號，并由帶通濾波器對其進(jìn)行濾波以去除任何剩余的不要的信號，諸如由Δ-∑數(shù)字-模擬變換器將其推出頻帶范圍之外的量化噪聲。把Δ-∑數(shù)字-模擬變換器的輸出輸入到鎖相環(huán)。
在較佳實(shí)施例中，數(shù)字-模擬變換器是沒有過沖的1位數(shù)字-模擬變換器。于是，與傳統(tǒng)多位數(shù)字-模擬變換的使用相關(guān)的過沖噪聲被消除。運(yùn)用直接數(shù)字合成器提供對噪聲定形信號的可允許頻率范圍更加完整的控制，并隨后提供對輸出周期信號的頻率的完整控制。
附圖簡述

圖1是包含根據(jù)現(xiàn)有技術(shù)的直接數(shù)字合成器(DDS)驅(qū)動鎖相環(huán)的數(shù)字發(fā)生器的方框圖。
圖2是運(yùn)用根據(jù)本發(fā)明的教義構(gòu)成的Δ-∑調(diào)制器和1位數(shù)字-模擬變換器(DAC)的鎖相環(huán)合成器(PLL)的方框圖。
圖3是圖2的Δ∑調(diào)制器的方框圖。
圖4是圖3的信號傳遞函數(shù)和噪聲傳遞函數(shù)的示圖。
圖5是從圖2的1位DAC輸出的周期信號的頻譜圖。
較佳實(shí)施例的詳細(xì)描述雖然參照用于特殊用途的示例實(shí)施例描述本發(fā)明，但是應(yīng)理解，本發(fā)明并不局限于此。熟悉本技術(shù)領(lǐng)域的人員通過閱讀本發(fā)明的說明將認(rèn)識到附加修正、應(yīng)用和實(shí)施例都落在本發(fā)明的范圍內(nèi)的，而且本發(fā)明在其他領(lǐng)域也是十分有用的。
下面對傳統(tǒng)DDS驅(qū)動PLL的操作的概述是用來促進(jìn)對本發(fā)明的理解。
圖1是根據(jù)現(xiàn)有技術(shù)的信號發(fā)生器40的方框圖。信號發(fā)生器40具有由基準(zhǔn)振蕩器44驅(qū)動的DDS42。DDS42合成其頻率依賴其輸入信號(即，由基準(zhǔn)振蕩器44輸出的模擬信號)的頻率的數(shù)字信號以及它的設(shè)計(jì)參數(shù)。在現(xiàn)有技術(shù)中已知DDS42的結(jié)構(gòu)，并在美國專利號4,965,533號(發(fā)明名稱為“直接數(shù)字合成器驅(qū)動鎖相環(huán)頻率合成器”，并轉(zhuǎn)讓給本發(fā)明的受讓人，作為參考資料在此引入)中描述。
通過多位DAC46把經(jīng)合成的數(shù)字信號轉(zhuǎn)換成模擬信號。然后，由DDS濾波器48對所得模擬信號進(jìn)行濾波以去除不要的信號(諸如噪聲)，并插入采樣之間以去除重建波形的不要頻譜圖象。提供所得濾波信號作為到PLL50的參考信號輸入。
PLL50是具有傳遞函數(shù)的反饋環(huán)路，它設(shè)計(jì)來產(chǎn)生其頻率與從DDS濾波器48接收到的濾波參考信號的頻率相關(guān)的輸出信號。PLL50輸出信號的頻率是PLL50和DDS42的參數(shù)的函數(shù)。
PLL50包括相位檢測器，作為數(shù)字減法器78、環(huán)路濾波器80、壓控振蕩器(VCO)82和具有分頻率N的環(huán)路分頻器84實(shí)施。PLL元件78、80、82和84表示用來將輸出周期信號的頻率調(diào)諧到特定合成頻率的反饋環(huán)路。
環(huán)路濾波器80濾波來自減法器78的輸出的不要信號，并把控制電源86輸出到VCO82，從而響應(yīng)于控制電壓86產(chǎn)生輸出周期信號76。把輸出周期信號76反饋到環(huán)路分頻器84，它調(diào)節(jié)輸出周期信號76的頻率以為在參考信號74和分頻器輸出88之間的比較做準(zhǔn)備。由其輸出表示在信號74，88之間的差的減法器78進(jìn)行該比較，然后濾波，從而導(dǎo)致控制控制電壓86。
DDS42通過添加由DDS42提供的附加設(shè)計(jì)參數(shù)提供優(yōu)于前面設(shè)計(jì)的PLL的頻率分辨率。然而，如上所述，多位DAC46對于過沖和寄生噪聲十分敏感，而通過濾波很難消除它。來自DAC46的寄生噪聲和量化噪聲可能惡化PLL50的輸出。
圖2是根據(jù)本發(fā)明的內(nèi)容構(gòu)成的信號發(fā)生器60的方框圖。本發(fā)明的信號發(fā)生器60包括連接到DDS42的基準(zhǔn)振蕩器44，其后是一個Δ∑調(diào)制器62、1位DAC68、帶通濾波器72和PLL50，所有這些都以上述順序串聯(lián)。
由振蕩器44驅(qū)動的DDS42輸出經(jīng)合成的數(shù)字周期信號64到Δ∑調(diào)制器62。Δ∑調(diào)制器62用作噪聲定形器，它將經(jīng)合成的周期信號64中的量化噪聲推出頻帶外，并抑制在頻帶內(nèi)的量化噪聲。周期信號64是數(shù)字化正弦波。
如下面詳細(xì)所述，諧振器電路(Δ∑調(diào)制器62的基本構(gòu)件塊)的特征是下列噪聲傳遞函數(shù)Y(z)/Q(z)＝(1+A(z)B(z))-1(1)其中z是關(guān)于信號頻率的復(fù)變數(shù)，Y(z)是基本構(gòu)件塊的z域輸出、Q(z)表示量化噪聲和A(z)和B(z)是設(shè)計(jì)來抑制帶內(nèi)量化噪聲的z函數(shù)(即，將噪聲推出頻帶外或偏離所需周期信號)。在本具體實(shí)施例中，A(z)＝z-1(1+z-2)-1，和B(z)＝-z-1。熟悉本技術(shù)領(lǐng)域的人員應(yīng)理解可將其他函數(shù)用于A(z)和B(z)，而不偏離本發(fā)明的范圍。
基本構(gòu)件塊的信號傳遞函數(shù)是；Y(z)/X(z)＝A(z)(1+A(z)B(z))-1＝1 (2)其中X(z)是基本構(gòu)件塊的z域輸入。
如下面參照圖3詳細(xì)所述的那樣，在示例實(shí)施例中，Δ∑調(diào)制器62具有級聯(lián)在一起的3個基本構(gòu)件塊90以參數(shù)第6階Δ∑調(diào)制器62。熟悉本技術(shù)領(lǐng)域的人員應(yīng)理解，可用不同階數(shù)的Δ∑調(diào)制器而不偏離本發(fā)明的范圍。
參照圖2，Δ∑調(diào)制器62輸出噪聲定形信號66到1位DAC68。Δ∑調(diào)制器62結(jié)合1位DAC68被稱為Δ∑DAC。如下面詳細(xì)描述的那樣，1位DAC68產(chǎn)生大量量化噪聲。將該量化噪聲抑制在頻帶內(nèi)，即，在所需周期信號頻率附近。由于1位DAC68只有一位，所以避免了由于使用圖2的多位DAC46所導(dǎo)致的過沖問題和所得寄生噪聲。DAC70的模擬輸出包括頻帶外量化噪聲，用帶通濾波器72很容易將它濾出。于是，帶通濾波器72向PLL50提供在線74上的精確參考周期信號，上述PLL50沒有寄生過沖噪聲。精確的參考信號允許PLL50通過改變PLL50的參數(shù)，產(chǎn)生在一頻率范圍內(nèi)的精確輸出周期信號76。
按1所示，PLL50包括相位檢測器，即，信號減法器78、環(huán)路濾波器80、壓控振蕩器(VCO)82和具有分頻率N的環(huán)路分頻器84。PLL元件78、80、82和84表示用來將輸出周期信號76調(diào)諧到特定合成頻率的反饋環(huán)路。
環(huán)路濾波器80對從減法器78輸出的不要信號進(jìn)行濾波，并將控制電壓86輸出到VCO82，于是響應(yīng)于電壓控制86產(chǎn)生輸出周期信號76。把輸出周期信號76反饋到環(huán)路分頻器84，它調(diào)節(jié)輸出周期信號76的頻率以為在參考信號74和分頻器輸出88之間進(jìn)行比較作準(zhǔn)備。由減法器78執(zhí)行該比較，上述減法器78的輸出表示在信號74，88之間的差，然后對它進(jìn)行濾波，得出控制電壓86。
在美國專利申請?zhí)?8/893,267(1997年7月8日申請，名為“帶有噪聲定形器的鎖相環(huán)”，以轉(zhuǎn)讓給本發(fā)明的受讓人并作為參考資料在此引入)中提供對鎖相環(huán)的另一種描述。
下式給出輸出周期信號FVC0的頻率與參考頻率之間關(guān)系FVC0＝FR*NR/(2b) (3)其中FR是參考信號76的頻率，NR是DDS42的頻率控制變量和b是在DDS42中用到的位數(shù)。于是，參考信號74的頻率FR的精度直接影響輸出信號76的頻率FVC0的精度。
運(yùn)用Δ∑調(diào)制器62和1位DAC68促進(jìn)產(chǎn)生高度精確的輸出周期信號76、沒有與昂貴的多位DAC相關(guān)的寄生噪聲。此外，由圖1的多位DAC產(chǎn)生的寄生噪聲不限制參考信號74的頻率。此外，Δ∑調(diào)制器62和1位DAC68比起圖1中的多位DAC46來說相對較便宜。于是，PLL60是經(jīng)濟(jì)的、高精確的時鐘產(chǎn)生系統(tǒng)，它具有范圍相對較寬的可允許輸出頻率。
熟悉本技術(shù)領(lǐng)域的人員應(yīng)理解，可用1位DAC68可由低位DAC，諸如2或3位DAC來代替，而不偏離本發(fā)明的范圍。
圖3是圖2的Δ∑調(diào)制器62的方框圖。Δ∑調(diào)制器62是第6階Δ∑調(diào)制器。Δ∑調(diào)制器82具有3個基本構(gòu)件塊90，還稱為第二階諧振器，它們級聯(lián)在一起。每個基本構(gòu)件塊90都包含數(shù)字延遲(z-1)94、具有電壓增益αi(其中i是范圍從0到5的整數(shù)下標(biāo))的放大器96、加法器98和減法器100。加法器98接收來自放大器96的并行輸入、輸出。放大器96之一具有由數(shù)字延遲94提供的輸入，其中上述數(shù)字延遲的輸入還是其他放大器96的輸入。由在后繼諧振器90中的數(shù)字延遲94提供該輸入，或者在輸出基本塊90的情況下，由Δ∑調(diào)制器82的噪聲定形輸出66提供。
第一基本構(gòu)件塊90接收噪聲定形信號66作為到加法器98的第三輸入。隨后，構(gòu)件塊90接收前一基本構(gòu)件塊90的輸出作為到加法器98的第三輸入。
熟悉本技術(shù)領(lǐng)域的人員應(yīng)理解，在現(xiàn)有技術(shù)中已知構(gòu)成基本構(gòu)件塊的方法，并可通過運(yùn)用任何數(shù)字信號處理硬件來實(shí)施。
加法器98的輸出向減法器100提供輸入。通過數(shù)字延遲94發(fā)送加法器98的輸出，提供諧振器90的輸出。通過另一個數(shù)字延遲94發(fā)送諧振器90的輸出，并向形成反饋環(huán)路的加法器98提供第二輸入。
對量化噪聲建模作為線性噪聲元件92，并在噪聲定形輸出94之前發(fā)生。
拾取放大器96的電壓增益以提供噪聲傳遞函數(shù)和信號傳遞函數(shù)，它使得Δ∑調(diào)制器82能夠滿足對于具體應(yīng)用的穩(wěn)定性和噪聲定形要求。對于放大器96拾取增益α的方法在現(xiàn)有技術(shù)中已知。在本具體實(shí)施例中，增益是α0＝0，α1＝3/2，α2＝0，α3＝-3/4，α4＝0，α5＝1/8。
圖4是由圖3的Δ∑調(diào)制器62實(shí)施的信號傳遞函數(shù)104和噪聲傳遞函數(shù)106的圖102。該圖的縱坐標(biāo)表示20*log(V)(即，分貝(dB))而橫坐標(biāo)表示頻率。噪聲傳遞函數(shù)106明顯地抑制在已知為工作域的頻率范圍112(頻帶內(nèi))內(nèi)的噪聲，同時信號傳遞函數(shù)104允許信號未被抑制或甚至被放大。噪聲傳遞函數(shù)106和信號傳遞函數(shù)104分別表示噪聲和信號增益分布。
圖5是圖2的DAC輸出70的頻譜120的示圖。該圖具有對應(yīng)于信號功率的縱坐標(biāo)122和對應(yīng)于信號頻率的橫坐標(biāo)124。頻譜120包括在以圖2的DAC輸出70的所需輸出頻率130為中心的功率尖脈沖(spike)128的任一側(cè)上的量化噪聲126。帶內(nèi)抑制噪聲126，即，在所需輸出頻率130附近并被推出頻帶外。圖2的帶通濾波器72可以容易去除噪聲126、使信號尖脈沖128在所需輸出頻率130處。于是，將信號能量集中在所需頻率130處，這表示周期信號具有良好的頻率精度。
于是，參照特殊應(yīng)用的特定實(shí)施例描述本發(fā)明。熟悉本技術(shù)領(lǐng)域的人員應(yīng)認(rèn)識到附加修正、應(yīng)用和實(shí)施例都落在其范圍內(nèi)。所附權(quán)利要求覆蓋在本發(fā)明的范圍內(nèi)的所有這種應(yīng)用、修正和實(shí)施例。
權(quán)利要求
1.一種在預(yù)定頻率下產(chǎn)生精確的周期信號的系統(tǒng)，其特征在于，包括低位數(shù)字-模擬變換器，用來將在參考頻率下的第一信號轉(zhuǎn)換成數(shù)字信號；和Δ-∑裝置，用來抑制在所述參考頻率的預(yù)定范圍內(nèi)的所述數(shù)字信號中的噪聲，并響應(yīng)于此提供噪聲定形信號。
2.如權(quán)利要求1所述的發(fā)明，其特征在于，包括用來提供在所述參考頻率下的所述第一信號的直接數(shù)字合成器。
3.如權(quán)利要求2所述的發(fā)明，其特征在于，還包括用來向所述直接數(shù)字合成器提供輸入的基準(zhǔn)振蕩器。
4.如權(quán)利要求1所述的發(fā)明，其特征在于，所述低位數(shù)字-模擬變換器是Δ-∑數(shù)字-模擬變換器。
5.如權(quán)利要求4所述的發(fā)明，其特征在于，所述Δ-∑數(shù)字-模擬變換器以少于4位進(jìn)行操作。
6.如權(quán)利要求5所述的發(fā)明，其特征在于，所述Δ-∑數(shù)字-模擬變換器是1位Δ-∑數(shù)字-模擬變換器。
7.如權(quán)利要求4所述的發(fā)明，其特征在于，所述Δ-∑數(shù)字-模擬變換器包括具有階數(shù)大于2的Δ-∑調(diào)制器。
8.如權(quán)利要求1所述的發(fā)明，其特征在于，還包括用來根據(jù)所述噪聲定形信號產(chǎn)生輸出周期信號的合成裝置。
9.如權(quán)利要求1所述的發(fā)明，其特征在于，所述合成裝置是鎖相環(huán)。
10.一種用于產(chǎn)生低噪聲周期信號的系統(tǒng)，其特征在于，包括；數(shù)字裝置，用于產(chǎn)生具有第一中心頻率的數(shù)字信號；濾波裝置，用于噪聲定形所述數(shù)字信號以抑制在所述中心頻率周圍的噪聲并響應(yīng)于它提供數(shù)字輸出信號；變換器裝置，用于將所述數(shù)字輸出信號轉(zhuǎn)換成模擬信號；和環(huán)路裝置，用于將所述模擬信號調(diào)諧到預(yù)定頻率并響應(yīng)于此提供所述低噪聲周期信號。
11.如權(quán)利要求10所述的發(fā)明，其特征在于，所述數(shù)字裝置包括直接數(shù)字合成器。
12.如權(quán)利要求11所述的發(fā)明，其特征在于，所述數(shù)字裝置還包括用來對所述直接數(shù)字合成器提供輸入的振蕩器。
13.如權(quán)利要求12所述的發(fā)明，其特征在于，所述振蕩器是壓控振蕩器。
14.如權(quán)利要求10所述的發(fā)明，其特征在于，所述變換器裝置是Δ-∑數(shù)字-模擬變換器。
15.如權(quán)利要求10所述的發(fā)明，其特征在于，所述Δ-∑數(shù)字-模擬變換器以少于4位進(jìn)行操作。
16.如權(quán)利要求15所述的發(fā)明，其特征在于所述Δ-∑數(shù)字-模擬變換器是1位Δ-∑數(shù)字-模擬變換器。
17.如權(quán)利要求10所述的發(fā)明，其特征在于，所述濾波器裝置包括Δ-∑調(diào)制器。
18.如權(quán)利要求17所述的發(fā)明，其特征在于，所述Δ-∑調(diào)制器包括Δ-∑調(diào)制器電路，它以下列信號傳遞函數(shù)來表征Y(z)/Q(z)＝(1+A(z)B(z))-1其中Y(z)表示所述Δ-∑調(diào)制器電路在z域內(nèi)的輸出信號，Q(z)表示在z域內(nèi)的量化噪聲，和A(z)和B(z)是設(shè)計(jì)來抑制帶內(nèi)量化噪聲的z的函數(shù)。
19.如權(quán)利要求18所述的發(fā)明，其特征在于，B(z)＝-z-2。
20.如權(quán)利要求18所述的發(fā)明，其特征在于，A(z)＝(1+z-2)-1。
21.如權(quán)利要求18所述的發(fā)明，其特征在于，所述Δ-∑調(diào)制器以下列噪聲傳遞函數(shù)來表征Y(z)/X(z)＝A(z)(1+A(z)B(z))-1其中，X(z)表示所述Δ-∑調(diào)制器電路在z域內(nèi)的輸入信號。
22.如權(quán)利要求17所述的發(fā)明，其特征在于，所述Δ-∑調(diào)制器具有大于2的階數(shù)。
23.如權(quán)利要求22所述的發(fā)明，其特征在于，所述Δ-∑調(diào)制器是第6階Δ-∑調(diào)制器。
24.如權(quán)利要求23所述的發(fā)明，其特征在于，所述Δ-∑調(diào)制器包括增益大約為3/2的放大器。
25.如權(quán)利要求23所述的發(fā)明，其特征在于，所述Δ-∑調(diào)制器包括增益大約為-3/4的放大器。
26.如權(quán)利要求23所述的發(fā)明，其特征在于，所述Δ-∑調(diào)制器包括增益大約為1/8的放大器。
27.如權(quán)利要求10所述的發(fā)明，其特征在于，所述環(huán)路裝置包括鎖相環(huán)。
28.一種在多個頻率中的任一頻率下合成周期信號的系統(tǒng)，其特征在于，包括振蕩器，用來產(chǎn)生第一頻率的信號；直接數(shù)字合成器，用來將所述信號轉(zhuǎn)換成數(shù)字信號；Δ-∑調(diào)制器，連接以接收所述直接數(shù)字合成器的輸出作為到它的輸入；低位數(shù)字-模擬變換器，用來將所述Δ-∑調(diào)制器的輸出轉(zhuǎn)換成模擬信號；濾波器，用來減小在所述模擬信號中的噪聲并響應(yīng)于此提供清楚的參考信號；和鎖相環(huán)，具有所述參考信號作為輸入用于產(chǎn)生多個頻率中所述的那個頻率。
29.一種產(chǎn)生具有特定頻率的周期信號的系統(tǒng)，其特征在于，包括振蕩器，用來產(chǎn)生具有在特定頻帶內(nèi)的頻率的參考信號；噪聲定形裝置，用來抑制在所述振蕩器信號中在所述頻帶內(nèi)的噪聲并響應(yīng)于它提供噪聲定形信號；變換器裝置，用來把所述噪聲定形信號轉(zhuǎn)換成在預(yù)定頻率下的低噪聲的模擬信號；和鎖相環(huán)，用來根據(jù)所述模擬信號產(chǎn)生所述周期信號。
30.一種產(chǎn)生具有特定頻率的周期信號的系統(tǒng)，其特征在于，包括直接信號合成器；Δ-∑數(shù)字-模擬變換器，連接以接收所述合成器的輸出作為到它的輸入；和鎖相環(huán)，連接到所述Δ-∑數(shù)字-模擬變換器的所述輸出。
31.一種產(chǎn)生在預(yù)定頻率下的精確周期信號的方法，其特征在于，包括下列步驟產(chǎn)生具有在所需參考頻率下的分量的數(shù)字周期信號；抑制在所述周期信號中在所述所需參考頻率的預(yù)定范圍內(nèi)的噪聲并響應(yīng)于它提供噪聲定形信號；和根據(jù)所述噪聲定形信號合成在所述特定頻率下的周期信號。
全文摘要
在示例實(shí)施例中,本發(fā)明提供低位數(shù)字－模擬變換器(68)用來將在參考頻率下的第一信號轉(zhuǎn)換成數(shù)字信號。包含Δ－∑變換器用來抑制在數(shù)字信號中在預(yù)定參考頻率范圍內(nèi)的噪聲,并響應(yīng)于此提供噪聲定形信號。帶通濾波器(72)濾出帶外噪聲,并提供沒有過沖噪聲的精確的周期信號。在特定實(shí)施例中,本發(fā)明的系統(tǒng)還包括用來提供在第一頻率下的第一信號的直接數(shù)字合成器(42),并提供精確的參考周期信號作為到鎖相環(huán)(50)的參考信號。
文檔編號H03L7/18GK1308789SQ99808183
公開日2001年8月15日 申請日期1999年6月29日 優(yōu)先權(quán)日1998年6月30日
發(fā)明者D·K·巴特菲爾德, R·P·吉爾摩 申請人:夸爾柯姆股份有限公司