專利名稱：集成音頻混合器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字式混合多個(gè)模擬輸入信號(hào)的集成音頻混合器。
背景技術(shù)：
電子技術(shù)領(lǐng)域有兩種基本類型的混合電路。第一種是外差混合電路，該電路通過將2個(gè)輸入信號(hào)的瞬時(shí)電壓相乘組合其能量，以產(chǎn)生具有新頻率分量的輸出信號(hào)。第二種常稱為音頻混合器，該混合器產(chǎn)生多個(gè)輸入信號(hào)的線性和。音頻混合器常用于組合多個(gè)話音和音樂源。
參閱

圖1，基本音頻混合器9具有分別加到各自獨(dú)立的增益級(jí)11～15的多個(gè)輸入Ain1～Ain3。增益級(jí)11～15調(diào)節(jié)各輸入的權(quán)重，一般做成固定或可變的模擬放大器。增益級(jí)11～15的輸出加到產(chǎn)生模擬輸入Ain1～Ain3的加權(quán)線性和的模擬加法器17。ARRL手冊(cè)(74版，1997年，第15.1～15.3頁)中有對(duì)音頻混合器的進(jìn)一步討論。如果需要，可將模擬輸出Aout加到模/數(shù)變換器(A/D變換器)21，以產(chǎn)生數(shù)字輸出Dout。美國(guó)專利5589830號(hào)(Linz等人)中也有相同的音頻混合器。
圖2的結(jié)構(gòu)按圖1的結(jié)構(gòu)建立，而且與圖1中各單元相同的圖2中各單元具有與其相同的參考符號(hào)。音頻混合器9的輸入(諸如Din1～Din3)為數(shù)字信號(hào)時(shí)，該輸入一般先提供給相應(yīng)的數(shù)/模(D/A)變換器25～29后，再加到模擬音頻混合器9。美國(guó)專利5647008號(hào)(Farhangi等人)提供這種音頻混合器的一個(gè)例子。通過在進(jìn)行混合前將數(shù)字輸入Din1～Din3變換到模擬域，能避免具有多個(gè)獨(dú)立數(shù)字輸入Din1～Din3所連帶的一些復(fù)雜性。這些復(fù)雜性來自必須使數(shù)字輸入同步或者某些特定環(huán)境，諸如數(shù)字輸入沒有相同的采樣率、量化電平或公共系統(tǒng)時(shí)鐘。
然而，在數(shù)字域工作肯定在一致性和處理靈活性方面具有優(yōu)點(diǎn)。由于通過能在編碼電路或數(shù)字電路實(shí)現(xiàn)的一系列處理算法涉及數(shù)字處理，數(shù)字處理不需要像模擬電路時(shí)那樣，因環(huán)境改變或老化而調(diào)諧元件。此外，還能以數(shù)字電路變化量少或沒有變化實(shí)現(xiàn)處理算法的改變。因此，用數(shù)字域處理并混合模擬輸入信號(hào)，令人滿意。
圖3示出在數(shù)字域處理模擬輸入的一例音頻混合器。圖3中與圖2的元件相同的所有元件均標(biāo)注相同的參考標(biāo)號(hào)并按上文定義。首先在音頻混合器控制下，將模擬輸入Ain1～Ain3加給相應(yīng)的模/數(shù)(A/D)變換器31～35。所得每一A/D變換器31～35的多比特輸出字可具有由各乘法器37～41和各增益系數(shù)G1～G3數(shù)字調(diào)節(jié)的各種權(quán)重。例如，乘法器37接收來自A/D變換器31的多比特字，并將所接收的字乘以其相應(yīng)的多比特增益系數(shù)G1?？蓪⒖沙朔ㄆ?7～41相乘所得輸出字直接加給各自的數(shù)/模變換器43～47、或者也可選擇通過各自的附加處理步驟51～55后，再分別加給D/A變換器43～47。每一D/A變換器43～47的輸出加到模擬加法器17，并后續(xù)與圖1中模擬混合器9相同的輸出級(jí)。
圖3中避免了混合獨(dú)立數(shù)字輸入信號(hào)所連帶的上述參照?qǐng)D2討論的困難。這是因?yàn)樵谝纛l混合器9控制下，對(duì)所有模擬輸入Ain1～Ain3進(jìn)行量化和數(shù)字化，因而所得數(shù)字信號(hào)沒有未知特性。然而，圖3的結(jié)構(gòu)仍將相乘并處理后的數(shù)字信號(hào)變回到模擬域后，才在加法器17進(jìn)行混合。本技術(shù)領(lǐng)域中(電路規(guī)模不成問題)通常就是這樣進(jìn)行，以利用模擬加法器比較簡(jiǎn)單且穩(wěn)固的結(jié)構(gòu)。美國(guó)專利5438623號(hào)(屬于Begault)中有相同的音頻混合器。
雖然與本發(fā)明關(guān)系不大，但為了提供對(duì)音頻混合器較全面的觀察，圖4示出一例對(duì)多個(gè)獨(dú)立數(shù)字化輸入進(jìn)行混合的數(shù)字音頻混合器。此例中，示出第1數(shù)字輸入D1具有比第2數(shù)字輸入D2低的采樣頻率。數(shù)字音頻混合器49還接收模擬輸入Ain1。為了補(bǔ)償各獨(dú)立數(shù)字化輸入D1和D2關(guān)聯(lián)的未知數(shù)字化因數(shù)，進(jìn)行處理和混合前，數(shù)字輸入必須同步。本例中，將D1的低采樣頻率插入(即上變頻)到選擇的公共因數(shù)頻率。同樣，對(duì)D2的高頻進(jìn)行抽取(下變頻)，使其為相同的所選公共因數(shù)頻率。
有各種插入和抽取數(shù)字信號(hào)的方法，圖4中示出一種典型的方法。首先，將A/D變換器61的采樣時(shí)鐘CLK1選為公共因數(shù)頻率，用于使D1和D2同步。將CLK1提供給接收D1的內(nèi)插器57，并提供給接收D2的抽取器59。內(nèi)插器57在輸入的D1采樣之間加入新采樣值，以便以CLK1支配的頻率在線56上產(chǎn)生輸出采樣率。有各種算法用于選擇新采樣值，但這對(duì)討論并不重要。抽取器59同樣也以CLK1決定的頻率在線58上產(chǎn)生輸出采樣率。本例中，抽取器59完成上述過程的方法是將每隔一個(gè)輸入D2的采樣加以忽略(即舍去)。ARRL手冊(cè)(74版，1997年，第18.1～18.18)中能找到抽取器和內(nèi)插器的進(jìn)一步討論。
因此，使第1數(shù)字輸入D1、第2數(shù)字輸入D2和模擬輸入Ain1的數(shù)字表示同步，準(zhǔn)備進(jìn)行處理。D1、D2和A/D變換器61的輸出在提供給數(shù)字加法器69前，具有由各自的乘法器電路63～67和增益因數(shù)G1～G3獨(dú)立調(diào)節(jié)的權(quán)重。數(shù)字加法器69以CLK1的頻率產(chǎn)生混合音頻輸出。如果此混合音頻頻率CLK1對(duì)后續(xù)處理級(jí)太高，則會(huì)需要利用第2抽取器70將加法器69的輸出頻率下變頻。美國(guó)專利5647008號(hào)(Farhangi等人)和美國(guó)專利5729225號(hào)(屬于Ledzius)中進(jìn)一步討論數(shù)字混合多個(gè)數(shù)字化輸入的這種方法和其他方法。
圖5轉(zhuǎn)到注意該申請(qǐng)，即多個(gè)模擬輸入的數(shù)字混合。圖5中所有與圖3中相同的單元標(biāo)有相同的符號(hào)且按上文定義。與圖3一樣，圖5的結(jié)構(gòu)示出分別加到A/D變換器31～35的模擬輸出Ain1～Ain3，并且各A/D變換器31～35的輸出分別加到乘法器電路37～41。然而，與圖3不同，圖5中乘法器37～41所得輸出加到數(shù)字加法器71(累加器)在數(shù)字域進(jìn)行混合。因?yàn)椴淮嬖谖粗獢?shù)字化因數(shù)，不需要對(duì)數(shù)字輸入進(jìn)行同步的專用電路。其原因在于模擬輸入Ain1～Ain3已在音頻混合器9控制下直接量化并數(shù)字化。如果后級(jí)還要進(jìn)行數(shù)字處理，相乘所得信號(hào)不象圖3所示那樣在相加前受到D/A變換則特另有利。這是因?yàn)樾盘?hào)每次受到D/A和A/D變換都劣化。然而，供任選的是可將Dout加到D/A變換器73，以便也提供模擬輸出Aout。美國(guó)專利5483528號(hào)(屬于Christensen)中示出一種相同的結(jié)構(gòu)。
圖5的結(jié)構(gòu)由于復(fù)雜且模擬子電路的集成需要大面積，按慣例僅限用于電路板級(jí)。此外，數(shù)字乘法器37～41也同樣是需要大量IC芯片面積的大批數(shù)字電路。因此，為每一輸入Ain1～Ain3提供分開的A/D變換器31～35和分開的乘法器37～41使圖5的結(jié)構(gòu)不能集成為單IC芯片。
便于在一塊IC集成A/D變換器的一種途徑是限制模擬電路的級(jí)數(shù)。這樣做的一種方法是借助升頻采樣技術(shù)，其中以集成數(shù)字電路的高頻性能換取減少量化電平，因而減少模擬子電路。
一種很適合電路集成的有效升頻采樣模/數(shù)變換器是圖5中所示的Δ/∑模/數(shù)變換器。每一Δ/∑A/D變換器31～35包含后面連接∑抽取濾波器74的Δ/∑調(diào)制器72。Δ/∑調(diào)制器72以很多倍的輸入信號(hào)奈奎斯特頻率對(duì)輸入信號(hào)采樣。隨著采樣頻率升高，可減少量化電平，從而比特分辨率也降低。典型的Δ/∑調(diào)制器72具有1比特的分辨率。所得1比特?cái)?shù)據(jù)流由∑抽取濾波器74匯集，該濾波器包含低通濾波器和再采樣器，通常以IIR和FIR結(jié)構(gòu)為基礎(chǔ)。∑抽取濾波器74濾除帶外量化噪聲后，以奈奎斯特頻率進(jìn)行再采樣，以達(dá)到降低采樣率或抽取采樣。實(shí)際上，∑抽取濾波器74將從Δ/∑調(diào)制器72來的1比特?cái)?shù)據(jù)流分成1比特采樣的大組后，將各大組重新整形并加以組合，以產(chǎn)生分辨率通常大于10比特的復(fù)合多比特輸出。在Ismail等人所著《模擬超大規(guī)模集成電路信號(hào)和信息處理》(第467～505頁，1994)中更詳細(xì)討論模/數(shù)變換器結(jié)構(gòu)的Δ/∑調(diào)制器和∑抽取濾波器。
不幸的是本技術(shù)領(lǐng)域中，術(shù)語“抽取器”用于指圖4的傳統(tǒng)抽取濾波器59和圖5的∑抽取濾波器74兩者。實(shí)際上這兩種抽取濾波器電路59和74在目的、功能和設(shè)計(jì)方面很不同。抽取濾波器59和74的比較不屬本說明書范圍。然而，應(yīng)注意傳統(tǒng)抽取濾波器59的目的在于滿足某頻響規(guī)范，其方法通常是舍去輸入信號(hào)每每不少的采樣。反之，∑抽取濾波器74的目的是抑制帶外量化噪聲，并重組具有比輸入信號(hào)高的比特分辨率的數(shù)據(jù)字。
然而，盡管Δ/∑模/數(shù)變換器可集成化，其電路還是非常大且復(fù)雜。這使IC中每一模擬輸入含分開的Δ/∑模/數(shù)變換器的想法在資產(chǎn)和成本方面都不切實(shí)際。
圖6中示出減少每一輸入的Δ/∑模/數(shù)變換器數(shù)量的一種途徑。圖中，多個(gè)模擬輸入Ain1～Ain3分時(shí)共用一個(gè)Δ/∑模/數(shù)變換器77。將輸入信號(hào)Ain1～Ain3加到復(fù)接器75，該復(fù)接器交替接入一個(gè)Δ/∑A/D變換器77。然后，Δ/∑A/D變換器77的輸出通過分解器79后，提供數(shù)字輸出信號(hào)Dout1～Dout3中所選擇的一個(gè)。然而，由于輸入信號(hào)Ain1～Ain3必須慢到足以相繼共用一個(gè)Δ/∑A/D變換器77，該輸入信號(hào)的頻率受到限制。這就嚴(yán)重妨礙其用于音頻，按慣例將其用于控制系統(tǒng)，監(jiān)視變化慢的變量，諸如溫度的變化。此外，由于輸出Dout1～Dout3一個(gè)接一個(gè)相繼產(chǎn)生，此結(jié)構(gòu)不適合要求同時(shí)輸入信號(hào)以混合在一起的音頻混合電路。美國(guó)專利5561425號(hào)(屬于Therssen)和美國(guó)專利5345236號(hào)(屬于Sramek Jr.)中有這種多輸入Δ/∑模/數(shù)變換器的更多信息。
本發(fā)明的一個(gè)目的在于提供適合集成為一塊IC并能數(shù)字混合多個(gè)模擬輸入的音頻混合器結(jié)構(gòu)。
本發(fā)明的另一目的在于提供一種集成音頻混合器，該混合器采用Δ/∑型模/數(shù)變換器，但避免傳統(tǒng)Δ/∑A/D變換器結(jié)構(gòu)所要求的大量資產(chǎn)。
本發(fā)明的第3個(gè)目的在于提供一種使多個(gè)不同模擬輸入可共用Δ/∑模/數(shù)變換器的子元件而對(duì)輸入信號(hào)沒有額外頻率限制的結(jié)構(gòu)。
發(fā)明概述一種多輸入音頻混合器滿足上述目的，該混合器接收多個(gè)模擬輸入信號(hào)，在內(nèi)部對(duì)模擬輸入信號(hào)進(jìn)行數(shù)字化，數(shù)字處理并混合該數(shù)字化輸入信號(hào)從而產(chǎn)生混合輸入的數(shù)字表示和模擬表示。將全部模擬輸入加到整個(gè)Δ/∑模/數(shù)變換器的半部分。即，首先將全部模擬輸入加到相應(yīng)的Δ/∑調(diào)制器進(jìn)行量化，但Δ/∑調(diào)制器后面不連接∑抽取濾波器，因而在此級(jí)未完成A/D變換。每一Δ/∑調(diào)制器最好產(chǎn)生1比特二進(jìn)制數(shù)據(jù)流。
為了減小需要的IC面積，輸入信號(hào)增益調(diào)節(jié)中不用乘法器，通過對(duì)每一Δ/∑調(diào)制器的邏輯狀態(tài)輸出分配一個(gè)數(shù)調(diào)節(jié)每一輸入信號(hào)的權(quán)重系數(shù)。換句話說，對(duì)每一1比特?cái)?shù)據(jù)流的高邏輯狀態(tài)和低邏輯狀態(tài)分別分配一個(gè)幅值。邏輯低幅值為負(fù)，并進(jìn)一步以二進(jìn)制補(bǔ)碼記數(shù)法表示。為此，各1比特?cái)?shù)據(jù)流對(duì)應(yīng)用存儲(chǔ)二進(jìn)制高狀態(tài)或二進(jìn)制低狀態(tài)幅值或權(quán)重的一對(duì)系數(shù)寄存器。各系數(shù)寄存器對(duì)耦合到各自的一比特二進(jìn)制數(shù)據(jù)流控制的相應(yīng)2∶1復(fù)接器。響應(yīng)各自的1比特?cái)?shù)據(jù)流的邏輯狀態(tài)，有選擇地將2個(gè)系數(shù)寄存器中的一個(gè)所存的內(nèi)容傳給加法(混合)裝置。
如上所述，由于本發(fā)明的Δ/∑模/數(shù)變換器設(shè)有各個(gè)抽取濾波器，可進(jìn)一步減小所需IC面積。當(dāng)然，全部Δ/∑調(diào)制器共用一個(gè)抽取濾波器。加法裝置將全部輸入通道混合后，所得多比特混合信號(hào)加到產(chǎn)生多比特?cái)?shù)據(jù)字的一個(gè)提取濾波器。加法裝置輸出的多比特混合信號(hào)也加到數(shù)/模變換器，以產(chǎn)生模擬輸出。
附圖簡(jiǎn)要說明圖1為典型的模擬音頻混合器。
圖2為已有技術(shù)中混合數(shù)字輸入用的模擬音頻混合器。
圖3為數(shù)字加模擬混合技術(shù)的音頻混合器。
圖4為已有技術(shù)中獨(dú)立數(shù)字化輸入用的數(shù)字音頻混合器。
圖5為已有技術(shù)中本身對(duì)模擬輸入進(jìn)行數(shù)字化的數(shù)字音頻混合器。
圖6為能接收多個(gè)輸入的傳統(tǒng)Δ/∑模擬/數(shù)變換器。
圖7為混合多個(gè)模擬輸入用的本發(fā)明數(shù)字音頻混合器。
圖8為Δ/∑調(diào)制器的方框圖。
圖9為圖7開關(guān)組的特寫圖。
圖10為實(shí)現(xiàn)圖9開關(guān)組的電路。
圖11為∑抽取濾波器的方框圖。
實(shí)施發(fā)明的最佳形態(tài)參閱圖7，示出適合集成在一塊IC芯片上的本發(fā)明數(shù)字模擬混合器80。音頻混合器80將傳統(tǒng)Δ/∑模/數(shù)變換器分解為其組成部分后，分開利用這些組成部分。如上文所說明，傳統(tǒng)的全Δ/∑模/數(shù)變換器包含2個(gè)子部件，第1子部件為Δ/∑調(diào)制器，其后面連接第2子部件，即∑抽取濾波器。這種全Δ/∑模/數(shù)變換器結(jié)構(gòu)比較大，需要大量IC資產(chǎn)。申請(qǐng)者發(fā)現(xiàn)在IC片面積和復(fù)雜性兩方面，全Δ/∑模/數(shù)變換器中最昂貴的部件是∑抽取濾波器。因此，本發(fā)明通過使所需∑抽取濾波器的數(shù)量最少來降低復(fù)雜性并減小其規(guī)模。本發(fā)明還通過免去需要通常限制集成音頻混合器輸入數(shù)量的大量數(shù)字子電路，進(jìn)一步減少集成音頻混合器3所需面積。
已有技術(shù)要求將全部模擬輸入加到各自的全Δ/∑模/數(shù)變換器，與此不同，本發(fā)明僅將各模擬輸入Ain1～AinN加到傳統(tǒng)全Δ/∑模/數(shù)變換器的第1子部件，即Δ/∑調(diào)制器Δ/∑1～Δ/∑N。換句話說，將每一模擬輸入Ain1～AinN加到不分別后續(xù)∑抽取濾波器的各Δ/∑調(diào)制器Δ/∑1～Δ/∑N。每一Δ/∑調(diào)制器Δ/∑1～Δ/∑N將各自的模擬輸入Ain1～AinN變換為最好是各自輸出線MD_1～MD_N上在邏輯高電平和邏輯低電平之間交替變化的1比特?cái)?shù)據(jù)流。本技術(shù)領(lǐng)域公知適合本發(fā)明的許多1比特Δ/∑調(diào)制器的例子。
為了說明，圖8示出Ismail等人所著《模擬超大規(guī)模集成電路信號(hào)和信息處理第10章(1994年)中闡述的基本1比特Δ/∑調(diào)制器的方框圖。如Ismail等人所說明，Δ/∑調(diào)制器Δ/∑1是帶有內(nèi)部量化器的噪聲整形ΔA頻采樣調(diào)制器。典型的Δ/∑調(diào)制器包含加法器節(jié)點(diǎn)82、積分器84、1比特A/D變換器86和反饋環(huán)中的1比特D/A變換器88。由于積分器84具有直流無限增益。環(huán)路增益在直流時(shí)為無限。因此，平均差錯(cuò)信號(hào)直流分量為零。結(jié)果，D/A變換器88的直流分量或平均值等于輸入信號(hào)Ain1的直流分量。這意味著即使每一采樣量化誤差大，也由于采用只有2個(gè)電平的量化器，量化信號(hào)的平均值跟隨模擬輸入信號(hào)Ain1，從而線D-1的調(diào)制器輸出也跟隨模擬輸入信號(hào)Ain1。通常由全Δ/∑模/數(shù)變換器中Δ/∑調(diào)制器按常規(guī)后續(xù)的∑抽取濾波器計(jì)算該平均值。
積分器84的輸出一般根據(jù)D/A變換器88的值傾斜升降。與其相對(duì)應(yīng)，1比特A/D變換器86輸出作為直流輸入值的脈沖密度調(diào)制表示的0和1的比特流。例如，如果輸入Ain1為1/7V，且積分器84的初始條件為零，則第1個(gè)20周期在線D-1上的輸出序列可為0，0，0，0，1，0，0，0，0，0，0，1，0，0，0，0，0，0，1，0。此輸出序列的平均值接近1/7。當(dāng)取平均的處理過程包含較多的采樣，或者增加對(duì)奈奎斯特速率的采樣頻率比時(shí)，變換器的分辨率提高。
由于圖8中的輸出MD_1和MD_2不加到各自的∑抽取濾波器以恢復(fù)數(shù)字等效值，又由于這些輸出是1比特寬的比特流，不能如本技術(shù)領(lǐng)域通常所進(jìn)行的那樣，借助乘法器調(diào)節(jié)其權(quán)重，即增益。為了克服此局限，本發(fā)明采用復(fù)接器MX_1～MX_N修改各1比特?cái)?shù)據(jù)流DM_1～MD_N的權(quán)重后，再由∑抽取濾波器匯集這些數(shù)據(jù)并恢復(fù)為等效多比特字?；蛘撸绻灰{(diào)節(jié)數(shù)據(jù)流MD_1～MD_N的權(quán)重，可將數(shù)據(jù)流直接連到加法電路85。
然而，本較佳實(shí)施例中，各調(diào)制輸出線MD_1～MD_N控制各自的復(fù)接器MX_1～MX_N。每一直接器MS_1～MS_N通過有選擇地將2個(gè)多比特輸入IN_L和IN_H中的一個(gè)傳送到各自的輸出總線B1_A～BN_A，對(duì)各MD_1～MD_N控制線上的邏輯高或邏輯低作出響應(yīng)。通過調(diào)節(jié)多比特輸入IN_L和IN_H的值，能調(diào)節(jié)線MD_1～MD_N上各1比特?cái)?shù)據(jù)流的權(quán)重。
在各第1寄存器Reg_L存放每一線MD_1～MD_N上邏輯低信號(hào)的權(quán)重。寄存器Reg_L耦合到相應(yīng)復(fù)接器MX_1～MS_N的輸入IN_L。同樣，在各第2寄存器Reg_H分別存放每一線MD_1～MD_N上邏輯高信號(hào)的權(quán)重。寄存器Reg_H同樣耦合到相應(yīng)的復(fù)接器MX_1～MX_N的輸入IN_H?？山柚拇嫫骺偩€81更新寄存器Reg_H和Reg_L的值。
利用各自的有源開關(guān)組S1～SN有選擇地將每一復(fù)接器的輸出總線B1_A～BN_A傳到相應(yīng)的加法總線B1_B～BN_B。由通道選擇器83分別控制每一有源開關(guān)組S1～SN。例如，如果通道選擇輸出C1具有邏輯高電平，則啟動(dòng)相應(yīng)的有源開關(guān)組S1，將復(fù)接器輸出總線B1_A耦合到加法總線B1_B。同樣，如果通道總線選擇輸出C3具有邏輯低電平，則使開關(guān)組S3不僅將復(fù)接器輸出總線B3_A與加法器B3-B斷開，而且將加法總線B3-B的全部線接地。
參閱圖9和圖10，對(duì)此作進(jìn)一步說明。圖9示出控制總線對(duì)B1_A/B1_B和總線對(duì)BN-A/BN_B的通道選擇器83的物寫圖。示出開關(guān)組S1包含從1到M的多個(gè)模塊。開關(guān)組S1～SN的總線規(guī)模等于來自權(quán)重寄存器Reg_L和Reg_H的多比特字的規(guī)模，因而等于復(fù)接器輸出總B1_A～BN_A的規(guī)模。每一模塊1～M分別將來自總線B1_A的線傳到總線B1_B。開關(guān)組S1中的全部模塊由各自的通道選擇線C1同時(shí)進(jìn)行控制。同樣，通道選擇線CN控制開關(guān)組SM，從而控制總線BN_A和BN_B。如果通道選擇線(諸如C1)具有邏輯高電平，則開關(guān)組S1中的全部模塊1～M分別將各自的B1_A線耦合到B1_B線。反之，如果C1具有邏輯低電平，則開關(guān)組S1中的全部模塊1～M分別將各自的B1_A線與B1_B線隔離開，并且還將各自的B1_B線接地。
圖10示出實(shí)現(xiàn)開關(guān)組S1～SN中的開關(guān)模擬M有一個(gè)例子。示出來自總線B1_A的輸入線耦合到晶體管Q1和Q2的一側(cè)。晶體管Q1/Q2和反相器Q3/Q4一起構(gòu)成傳輸門。通道選擇線C1控制該傳輸門。C1連接到NMOS晶體管Q1，并連接到反相器Q3/Q4的輸入。反相器Q3/Q4的輸出耦合到PMOS晶體管Q2和NMOS下拉晶體管Q5的控制柵。晶體管Q1/Q2的輸出耦合到總線B1_B的一根線，并且晶體管Q5將該總線B1_B的線有選擇地接地。如果C1具有邏輯高電平，則直接將NMOS晶體管Q1導(dǎo)通，同時(shí)使反相器Q3/Q4將邏輯低電平加在PMOS晶體管Q2和NMOS晶體管Q5上。這使PMOS晶體管Q2也導(dǎo)通，但使NMOS晶體管Q5截止。因此，Q1和Q2一起將來自總線B1_A的線耦合到相應(yīng)的總線B1_B的線。如果C1具有邏輯低電平，則直接將Q1截止，并使反相器Q3/Q4將邏輯高電平加在PMOS晶體管Q2和NMOS晶體管Q5上。這使PMOS晶體管Q2也截止，但使NMOS下接晶體管Q5導(dǎo)通。因此，Q1和Q2一起使來自總線B1_A的線與其對(duì)應(yīng)的總線B1_B的線隔離開，同時(shí)使該相應(yīng)的總線B1_B的線接地。
反回到圖7，全部加法總線B1_B～BN_B提供給數(shù)字加法器85。如上文所說明，與各加法總線B1_B～BN_B分別所示的任何輸入Ain1～AinN具有各自的接地加法總線的線，從而數(shù)字0加到加法器電路85。因此，只要通過在適當(dāng)?shù)耐ǖ肋x擇線C1～CN設(shè)置邏輯低電平，就能從加法器電路85快速去除任何輸入。加法器85的輸出包含輸入Ain1～AinN的混合高頻多比特權(quán)重表示。
如上所述，模擬輸入Ain1～AinN不加到權(quán)Δ/∑模/數(shù)據(jù)變換器。這些輸入只加到Δ/∑調(diào)制器Δ/∑1～Δ/∑N的第一級(jí)，即，全Δ/∑模/數(shù)變換器的第1級(jí)。因此，將加法器總線B1_B～BN_B上的比特流混合(即相加)后，才加到∑抽取濾波器。然而，申請(qǐng)者發(fā)現(xiàn)加到混合電路Δ/∑調(diào)制器MX_1～MX_N的多個(gè)模擬輸入的和可共用一個(gè)∑抽取濾波器89而不丟失數(shù)據(jù)。加法器電路85的輸出還加到起平滑濾波器作用的數(shù)/模變換器，以提供數(shù)字混合模擬輸入Ain1～AinN的模擬表示。最好在一塊集成電路芯片上集成音頻混合器80。
由于來自由一Δ/∑調(diào)制器Δ/∑1～Δ/∑N的1比特?cái)?shù)據(jù)流分別由復(fù)接器MX1～MX_N變換成權(quán)重多比特?cái)?shù)據(jù)流，接收所得混合數(shù)據(jù)的∑抽取濾波器89應(yīng)能夠處理多比特?cái)?shù)據(jù)字。該多比特∑抽取濾波器在本技術(shù)領(lǐng)域已公知，并且在已有技術(shù)的多比特全Δ/∑模/數(shù)變換器中，通常做成僅接在一個(gè)多比特Δ/∑調(diào)制器后面。然而，在本發(fā)明的情況下，申請(qǐng)者采用多個(gè)一比特Δ/∑調(diào)制器后面連接的一個(gè)多比特∑抽取濾波器。
在包含低通濾波器和再采樣器方面，比多特抽取濾波器89原則上與基本1比特∑抽取濾波器相同。進(jìn)行濾波時(shí)，以奈奎斯特頻率對(duì)信號(hào)進(jìn)行再采樣。該濾波器的目的是去除帶外量化噪聲，抑制帶外寄生信號(hào)，同時(shí)由一組多個(gè)采樣重組多比特字。通常按2個(gè)或多個(gè)步驟進(jìn)行降低采樣率或抽取采樣，以提高濾波器過渡帶寬度對(duì)采樣率之比。如上文所說明，∑抽取濾波器的設(shè)計(jì)與傳統(tǒng)抽取濾波器設(shè)計(jì)的不同點(diǎn)在于所期望的目的是抑制帶外量化噪聲，截然不同于滿足某種頻率響應(yīng)規(guī)范。
在量化噪聲功率頻譜密度具有正弦響應(yīng)的Δ/∑調(diào)制器的情況下，可用級(jí)聞梳狀濾波器有效地實(shí)現(xiàn)∑抽取濾波器。這種抽取濾波器呈現(xiàn)正弦型頻率響應(yīng)。圖11示出該濾波器的一般方框圖。將量化輸入加到級(jí)聯(lián)的積分器91～93。每一積分器91～93包含反饋延遲單元92和加法器94。于是，所得輸出加到抽取輸入比特流的再采樣單元95。將再采樣單元95所抽取的輸出加到級(jí)聯(lián)的微分器97～99。由一微分器包含前饋延遲單元96和加法器98。
圖11所示∑抽取濾波器一般結(jié)構(gòu)同樣可用于多比特∑抽取濾波器，諸如圖7的濾波器89。本技術(shù)領(lǐng)域中已公知這種多比特∑抽取器濾波器的許多例子。5751615號(hào)裝置專利(屬于Brown)中示出多比特∑抽取濾波器的一個(gè)例子，按參考文獻(xiàn)在此引入。
權(quán)利要求
1.一種音頻信號(hào)混合器，其特征在于，包括具有多個(gè)量化電平的Δ/∑調(diào)制器，所述Δ/∑調(diào)制器具有接收模擬信號(hào)的輸入節(jié)點(diǎn)，還具有對(duì)所述模擬節(jié)點(diǎn)作出響應(yīng)，產(chǎn)生一個(gè)所述量化電平的量化輸出；具有對(duì)所述量化輸出作出響應(yīng)的控制輸入的復(fù)接器，所述復(fù)接器具有多個(gè)輸入通道和一個(gè)輸出通道，每一所述輸入通道對(duì)應(yīng)于所述Δ/∑調(diào)制器的一個(gè)所述量化電平，所述復(fù)接器響應(yīng)所述量化輸出，有效選擇相應(yīng)的一個(gè)所述通道耦合到所述輸出通道；具有輸入總線和輸出總線的加法器電路，所述輸入總線耦合到所述復(fù)接器的所述輸出通道。
2.如權(quán)利要求1所述的音頻信號(hào)混合器，其特征在于，還包括∑抽取濾波器，所述加法器電路的所述輸出總線耦合到所述∑抽取濾波器的輸入。
3.如權(quán)利要求1所述的音頻信號(hào)混合器，其特征在于，所述Δ/∑調(diào)制器具有1比特分辨率，而且其量化輸出僅在第1量化電平與第2量化電平之間交替變化。
4.如權(quán)利要求3所述的音頻信號(hào)混合器，其特征在于，與所述第1量化電平對(duì)應(yīng)的復(fù)接器輸入通道接收正數(shù)，而其與所述第2量化電平對(duì)應(yīng)的輸入通道接收負(fù)數(shù)。
5.如權(quán)利要求4所述的音頻信號(hào)混合器，其特征在于，由分開的數(shù)據(jù)寄存器供應(yīng)所述復(fù)接器的所述輸入通道。
6.如權(quán)利要求5所述的音頻信號(hào)混合器，其特征在于，以二進(jìn)制補(bǔ)碼記數(shù)法實(shí)現(xiàn)所述負(fù)數(shù)。
7.如權(quán)利要求1所述的音頻信號(hào)混合器，其特征在于，還包括多個(gè)數(shù)據(jù)寄存器，每一所述數(shù)據(jù)寄存器將其內(nèi)容耦合到所述復(fù)接器的所述多個(gè)通道中對(duì)應(yīng)的一個(gè)通道。
8.如權(quán)利要求1所述的音頻信號(hào)混合器，其特征在于，由開關(guān)裝置將所述復(fù)接器的所述輸出通道有選擇地耦合到所述加法器電路的所述輸入總線。
9.如權(quán)利要求8所述的音頻信號(hào)混合器，其特征在于，所述開關(guān)裝置每當(dāng)其不將所述數(shù)據(jù)輸出通道耦合到所述輸入總線時(shí)，有效地在所述加法器電路的所述輸入總線設(shè)定一預(yù)定量化電平。
10.如權(quán)利要求8所述的音頻信號(hào)混合器，其特征在于，所述開關(guān)裝置對(duì)通道選擇器作出響應(yīng)。
11.如權(quán)利要求1所述的音頻信號(hào)混合器，其特征在于，還包括數(shù)/模變換器，該變換器對(duì)所述加法器電路的所述輸出總線進(jìn)行接收，并產(chǎn)生所述輸出總線上內(nèi)容的模擬表示。
12.如權(quán)利要求1所述的音頻信號(hào)混合器，其特征在于，所述混合器還是單塊集成電路的一個(gè)部分。
13.如權(quán)利要求1所述的音頻信號(hào)混合器，其特征在于，還包括多個(gè)所述Δ/∑調(diào)制器，其中每一所述Δ/∑調(diào)制器將其輸出直接連到分開的相應(yīng)復(fù)接器，每一所述Δ/∑調(diào)制器具有相互獨(dú)立且隔開的輸入節(jié)點(diǎn)。
全文摘要
一種集成多輸入音頻混合器(80),該混合器接收多個(gè)模擬輸入信號(hào)(Ain1～AinN),在內(nèi)部將該模擬輸入信號(hào)數(shù)字化,對(duì)該數(shù)字化輸入信號(hào)進(jìn)行數(shù)字處理和混合,并產(chǎn)生該混合輸入的數(shù)字和模擬表示。全部模擬輸入(Ain1～AinN)加到全Δ/∑模/數(shù)變換器的半部分。即,每一輸入到加各自的Δ/∑調(diào)制器,但全部Δ/∑調(diào)制器共用一個(gè)抽取濾波器(89)。每一Δ/∑調(diào)制器的輸出分別控制具有其第一量化電平用的獨(dú)立輸入通道的各復(fù)接器(MX
文檔編號(hào)H03M3/00GK1332904SQ99811764
公開日2002年1月23日 申請(qǐng)日期1999年9月17日 優(yōu)先權(quán)日1998年10月7日
發(fā)明者C·阿澤雷多里姆, C·迪皮依, J·E·達(dá)弗蘭薩 申請(qǐng)人:愛特梅爾股份有限公司