用于驅(qū)動大負載電容的低功耗三級運算放大器的制造方法
【技術(shù)領域】
[0001] 本發(fā)明涉及低壓低功耗多級運算放大器，特別是涉及一種應用于低壓低功耗的多 級運算放大器。
【背景技術(shù)】
[0002] 低壓低功耗多級運算放大器的技術(shù)研宄始終是低功耗電路很活躍的研宄領域，多 級運算放大器的補償技術(shù)可以廣泛應用于便攜式電子設備，例如：手機電池和筆記本電池、 LDO等設備中。近年來由于著名的三級運算放大器的多級補償方法一嵌套式密勒補償技術(shù) (NMC)的固有限制，S卩：該補償技術(shù)存在右半平面零點和兩個大補償電容；這些不足極大地 限制了其在低壓低功耗多級運算放大器電路的應用。隨之涌現(xiàn)出了許多關(guān)于多級運算放大 器的補償方法來改進NMC技術(shù)，它們在低功耗的條件下極大地提高運放的穩(wěn)定性的同時， 也拓展了增益帶寬積和擺率。但是以上技術(shù)也存在一些不足，例如：有些補償電容由于正比 例于負載電容，而導致芯片面積增加，最終電路的制造成本也提高了；于是后來的補償技術(shù) 開始將補償電容的面積正比例于負載電容的幾何平均數(shù)，這樣就大大節(jié)約了芯片的面積。

【發(fā)明內(nèi)容】

[0003] 為了克服上述現(xiàn)有技術(shù)，本發(fā)明提出了一種用于驅(qū)動大負載電容的低功耗三級運 算放大器，提出有源反饋和RC串聯(lián)補償（AFMCRC)技術(shù)，通過RC串聯(lián)在第二級輸出端引入 零點而形成Pole-ZeroDoublets，以此改善運算放大器的大信號和小信號性能--增益帶 寬積和瞬態(tài)響應，同時進一步降低功耗，爭取在低功耗條件下，獲得更好的增益帶寬積和 更理想的瞬態(tài)響應。
[0004] 本發(fā)明提出了一種用于驅(qū)動大負載電容的低功耗三級運算放大器，所述放大器由 第一至第八第PMOS晶體管M1(l、Mn^12^17^18^ 21^24^31以及第一至第七匪05晶體管113、 M14、M15、M16、M22、M23、M3tl共15個MOS晶體管、兩個電容即第一補償電容Cm和第二補償電容 Ca、以及一個電阻Ra構(gòu)成；其中：
[0005] 第一、第四至第七PMOS晶體管^。、!^、!^、!^、!^、!^的源極共同接供電電源乂^ 除了第二至第三PMOS晶體管Mn、M12的襯底端接源極以外，第一、第四至第七PMOS晶體管 M10、M17、M18、M21、M24、M31的襯底端接供電電源Vdd;第一、第二、第五至第七NMOS晶體管M13、 M14、M22、M23、M3tl的源極共同接地GND;第一至第七M13、M14、M15、M16、M22、M23、M3tl的襯底端接地 GND；
[0006] 第一PMOS晶體管Mltl的柵極接第一偏置電壓Vbl、漏極接第二至第三PMOS晶體管 Mn、M12的源極；第一至第二PMOS晶體管Mn、M12的柵極分別接輸入電壓Vin_和Vin+端；第一 PMOS晶體管M11、第一NMOS晶體管M13的漏極共同接第三NMOS晶體管M15的源極，第三PMOS 晶體管M12、第二NMOS晶體管M14的漏極共同接M16的源極；第一至第二NMOS晶體管M13、M14 的柵極共同接第二偏置電壓Vb2，第三至第四NMOS晶體管M15、M16的柵極共同接第三偏置電 壓Vb3;第六PMOS晶體管M21、第八PMOS晶體管M31的柵極共同接第四NMOS晶體管M16、第五 PMOS晶體管M18的漏極；第四至第五PMOS晶體管M17、M18的柵極共同接第四PMOS晶體管M17、 第三NMOS晶體管M15的漏極；第四NMOS晶體管M16的源極接第一補償電容Cm的左端，第一 補償電容Cm的右端接輸出端Vot;
[0007] 第六PMOS晶體管M21、第五NMOS晶體管M22的漏極共同接第五至第六NMOS晶體管 M22、M23的柵極；第六NMOS晶體管M23和第七PMOS晶體管M24的漏極共同接MJJ極；第七 PMOS晶體管M24的柵極接第四偏置電壓Vb4;第七NMOS晶體管M3(|、第八PMOS晶體管M31的漏 極共同接輸出端Vott;電阻Ra-端共同接第七NMOS晶體管M3(|的柵極；電阻Ra另一端接 電容Ca-端，電容Ca另一端接地GND;外接的負載電容Cj妾V
[0008] 與現(xiàn)有技術(shù)相比，本發(fā)明能夠在低壓低功耗（（UW)條件下，該三級運算放大器能 夠驅(qū)動大負載電容（數(shù)百PF)，同時具有大增益帶寬積和更好的擺率。
【附圖說明】
[0009] 圖1三級運算放大器的原理框圖；其中=Istage即折疊共源共柵差分輸入級； 2stage即增益級；3stage即推挽輸出級；
[0010] 圖2驅(qū)動負載電容為500pF和2nF的三級運算放大器的開環(huán)頻率響應曲線；
[0011] 圖3驅(qū)動負載電容為500pF和2nF的三級運算放大器的瞬態(tài)響應曲線。
【具體實施方式】
[0012] 下面結(jié)合附圖和【具體實施方式】對本發(fā)明進行詳細說明，但本發(fā)明的實施范圍并不 局限于此。
[0013] 本多級運算放大器由15個MOS晶體管（其中PM0S:M1(l、Mn、M12、M17、M18、M21、M2# M31 ;NM0S:M13、M14、M15、M16、M22、M23和MJ、兩個電容即第一補償電容Cm和第二補償電容Ca、 一個電阻Ra構(gòu)成。連接方式：]?1(|、]\117、]\118、]\1 21、]\124和]\131的源極共同接供電電源￥1)1);除了]\1 11 和M12的襯底端接源極外，M1Q、M17、M18、M21、M24、和M31的襯底端接供電電源VDD。M13、M14、M22、 M23和M3(l的源極共同接地GND;M13、M14、M15、M16、M22、M23和M3(l的襯底端接地GND。
[0014] Mltl的柵極接偏置電壓Vbl，Mltl漏極接Mn和M12的源極；Mn、M12的柵極分別接輸入 電壓Vin-和Vin+端；Mn和M13的漏極共同接M15的源極，M12和M14的漏極共同接M16的源極； M13和M14的柵極共同接偏置電壓Vb2，M15和M16的柵極共同接偏置電壓Vb3;M21和M31的柵極 共同接M16和M18的漏極;M17和M18的柵極共同接M17和M15的漏極；M16的源極接第一補償電 容Cm的左端，第一補償電容Cm的右端接輸出端VQUT。
[0015] M21和M22的漏極共同接M22和M23的柵極;M23和M24的漏極共同接M3JI極;MM的柵 極接偏置電壓Vb4;M3(|和M31的漏極共同接輸出端VOTT;電阻Ra-端共同接M3(|的柵極；電阻 Ra另一端接電容Ca-端，電容Ca另一端接地GND;外接的負載電容Q接VOT。
[0016] 下面是在SMIC65nmCMOS工藝下采用Hspice仿真器，驅(qū)動Q= 500pF負載電容 時的交流分析和瞬態(tài)分析仿真參數(shù)和結(jié)果。從中可以看到：增益帶寬積GBW= 5. 98MHz，相 位裕度PM=56. 4°，擺率SR=O. 54V/ys，功耗為24yW。另外降低了第一補償電容Cm， 也就是降低了芯片的面積，對于低壓低功耗的電路應用中這是十分有利的。因此本款多級 運算放大器適用于低壓低功耗的高速應用領域。
[0017] 在低壓低功耗（（yw)條件下，該三級運算放大器能夠驅(qū)動大負載電容（數(shù)百PF)， 同時具有大增益帶寬積和更好的擺率。為驗證其效果，設定了在大負載電容為500pF，通過 交流仿真和瞬態(tài)仿真得出其開環(huán)頻率響應曲線（圖2)和瞬態(tài)響應曲線（圖3)，仿真的參數(shù) 和結(jié)果如表格1和表格2所不。
[0018] 表格1仿真的參數(shù)OQ= 500pF
【主權(quán)項】
1. 一種用于驅(qū)動大負載電容的低功耗=級運算放大器，其特征在于，所述放大器由第 一至第八 PMOS 晶體管 Ml。、Mu、Mi2、Mi7、Mis、M21、M24、M3擬及第一至第^；： NMOS 晶體管 M 13、Mi4、 Mie、Mie、M22、M23、M3。，共15個MOS晶體管、兩個電容即第一補償電容Cm和第二補償電容Ca、 W及一個電阻Ra構(gòu)成；其中； 第一、第四至第^；： PM0S晶體管Ml。、Mi7、Mis、M21、M24、Msi的源極共同接供電電源V DD;除了 第二至第^口105晶體管111、Ml2的襯底端接源極W外，第一、第四至第^；：PM0S晶體管11。、 Mi7、Mis、M21、M24、131的襯底端接供電電源V DD;第一、第二第五至第^；： NM0S晶體管M 13、Mi4、 M22、M23、M3。的源極共同接地GND ;第一至第^；： M。、114、115、116為2為3為。的襯底端接地GND ; 第一 PM0S晶體管Ml。的柵極接第一偏置電壓Vbi、漏極接第二至第SPM0S晶體管Mii、Mi2 的源極；第一至第二PM0S晶體管Mii、Mi2的柵極分別接輸入電壓V 1。_和V W端；第一 PM0S晶 體管Mil、第一 NM0S晶體管Mi3的漏極共同接第S NM0S晶體管M U的源極，第S PM0S晶體管 Mi2、第二NM0S晶體管Mi4的漏極共同接M le的源極；第一至第二NM0S晶體管M 13、Mi4的柵極 共同接第二偏置電壓Vb2,第S至第四NM0S晶體管Mi5、Mie的柵極共同接第S偏置電壓Vb3; 第六PM0S晶體管M21、第八PM0S晶體管M31的柵極共同接第四NM0S晶體管M16、第五PM0S晶 體管Mis的漏極；第四至第五PM0S晶體管M 17、Mis的柵極共同接第四PM0S晶體管M 17、第； NM0S晶體管Mis的漏極；第四NM0S晶體管M 16的源極接第一補償電容Cm的左端，第一補償 電容Cm的右端接輸出端VwT; 第六PM0S晶體管M21、第五NM0S晶體管M22的漏極共同接第五至第六NM0S晶體管M 22、 123的柵極；第六NM0S晶體管M 23和第^；： PM0S晶體管M 24的漏極共同接M 3。柵極；第^；： PM0S 晶體管M24的柵極接第四偏置電壓Vb4;第走NM0S晶體管M 3。、第八PM0S晶體管Msi的漏極共 同接輸出端VauT;電阻Ra -端共同接第走NM0S晶體管M 3。的柵極；電阻Ra另一端接第二補 償電容化一端，第二補償電容化另一端接地GND ;外接的負載電容片接V。。1。
【專利摘要】本發(fā)明公開了一種用于驅(qū)動大負載電容的低功耗三級運算放大器，所述放大器由第一至第八PMOS晶體管M10、M11、M12、M17、M18、M21、M24、M31以及第一至第七NMOS晶體管M13、M14、M15、M16、M22、M23、M30共15個MOS晶體管、兩個電容即第一補償電容Cm和第二補償電容Ca、以及一個電阻Ra構(gòu)成。與現(xiàn)有技術(shù)相比，本發(fā)明能夠在低壓低功耗(μW)條件下，該三級運算放大器能夠驅(qū)動大負載電容(數(shù)百pF)，同時具有大增益帶寬積和更好的擺率。
【IPC分類】H03F1-42, H03F3-45
【公開號】CN104601123
【申請?zhí)枴緾N201410819719
【發(fā)明人】張庚宇, 肖夏
【申請人】天津大學
【公開日】2015年5月6日
【申請日】2014年12月24日