s)等等的各種 1C工藝技術(shù)來制造放大器及電路。
[0093] 實(shí)施本文中所描述的放大器及電路的設(shè)備可為獨(dú)立裝置或可為較大裝置的部分。 裝置可為；（i)獨(dú)立1C ; (ii) 一個或一個W上1C的集合，其可包括用于存儲數(shù)據(jù)及/或指 令的存儲器1C ; (iii)RFIC，例如RF接收器（RFR)或RF發(fā)射器/接收器（RTR) ; (iv)ASIC， 例如移動臺調(diào)制解調(diào)器（MSM) ;(v)可嵌入于其它裝置內(nèi)的模塊；(Vi)接收器、蜂窩式電話、 無線裝置、手持機(jī)或移動單元；(vii)等等。
[0094] 在一個或一個W上示范性設(shè)計中，所描述的功能可W硬件、軟件、固件或其任一組 合加W實(shí)施。如果W軟件加W實(shí)施，則所述功能可作為一個或一個W上指令或代碼而存儲 于計算機(jī)可讀媒體上或經(jīng)由計算機(jī)可讀媒體進(jìn)行傳輸。計算機(jī)可讀媒體包括計算機(jī)存儲媒 體及通信媒體兩者，通信媒體包括促進(jìn)計算機(jī)程序從一處到另一處的傳送的任一媒體。存 儲媒體可為可由計算機(jī)存取的任一可用媒體。通過實(shí)例而非限制，該些計算機(jī)可讀媒體可 包含RAM、ROM、EEPR0M、CD-ROM或其它光盤存儲裝置、磁盤存儲裝置或其它磁性存儲裝置， 或可用W載運(yùn)或存儲呈指令或數(shù)據(jù)結(jié)構(gòu)形式的所要程序代碼且可由計算機(jī)存取的任一其 它媒體。又，可將任一連接適當(dāng)?shù)胤Q作計算機(jī)可讀媒體。舉例來說，如果使用同軸電纜、光 纜、雙絞線、數(shù)字訂戶線值SL)或例如紅外線、無線電及微波的無線技術(shù)而從網(wǎng)站、服務(wù)器 或其它遠(yuǎn)程源傳輸軟件，則同軸電纜、光纜、雙絞線、D化或例如紅外線、無線電及微波的無 線技術(shù)包括于媒體的定義中。如本文中所使用，磁盤及光盤包括壓縮光盤（CD)、激光光盤、 光學(xué)光盤、數(shù)字通用光盤值VD)、軟性磁盤及藍(lán)光光盤，其中磁盤通常W磁性方式再現(xiàn)數(shù)據(jù)， 而光盤利用激光w光學(xué)方式再現(xiàn)數(shù)據(jù)。w上各者的組合也應(yīng)包括于計算機(jī)可讀媒體的范圍 內(nèi)。
[0095] 提供本發(fā)明的先前描述W使任一所屬領(lǐng)域的技術(shù)人員皆能夠制造或使用本發(fā)明。 對本發(fā)明的各種修改對于所屬領(lǐng)域的技術(shù)人員將是顯而易見的，且在不脫離本發(fā)明的范圍 的情況下，本文中所界定的一般原理可適用于其它改變。因此，本發(fā)明既定不限于本文中所 描述的實(shí)例及設(shè)計，而是應(yīng)被賦予與本文中所揭示的原理及新穎特征一致的最廣范圍。
【主權(quán)項(xiàng)】
1. 一種設(shè)備，其包含： 放大器，其包含禪合到電感器的晶體管； 感測電路，其禪合到所述電感器，且用W測量所述電感器上的電壓；及 偏置電路，其禪合到所述晶體管，且用W基于所述電感器上的所述經(jīng)測量電壓來產(chǎn)生 用于所述晶體管的可調(diào)偏置電壓W獲得用于所述晶體管的目標(biāo)偏置電流。
2. 根據(jù)權(quán)利要求1所述的設(shè)備，其進(jìn)一步包含： 模/數(shù)轉(zhuǎn)換器ADC，其用W數(shù)字化所述經(jīng)測量電壓且提供經(jīng)數(shù)字化電壓；及 處理器，其用W接收所述經(jīng)數(shù)字化電壓且基于所述經(jīng)數(shù)字化電壓來產(chǎn)生用于所述偏置 電路的控制。
3. 根據(jù)權(quán)利要求2所述的設(shè)備，所述處理器基于所述經(jīng)數(shù)字化電壓及所述電感器的電 阻器值來確定用于所述晶體管的經(jīng)測量偏置電流，且基于所述經(jīng)測量偏置電流及所述目標(biāo) 偏置電流來產(chǎn)生用于所述偏置電路的所述控制。
4. 根據(jù)權(quán)利要求3所述的設(shè)備，所述電感器的所述電阻器值是通過施加已知電流經(jīng)過 所述電感器且測量所述電感器上的所述電壓加W確定。
5. 根據(jù)權(quán)利要求3所述的設(shè)備，所述電感器的所述電阻器值是基于所述放大器所觀測 到的集成電路1C條件加W確定。
6. -種電子設(shè)備，其包含： 放大器，其包含禪合成堆疊的第一晶體管及第二晶體管； 感測電路，其禪合到所述放大器中的所述第二晶體管，且用W測量所述第二晶體管的 柵極到源極電壓Vgs ;及 偏置電路，其禪合到所述第一晶體管及所述第二晶體管當(dāng)中的至少一個晶體管，且用 W基于所述第二晶體管的所述經(jīng)測量Vgs電壓來產(chǎn)生用于所述至少一個晶體管的至少一 個偏置電壓W獲得用于所述第一晶體管及所述第二晶體管的目標(biāo)偏置電流。
7. 根據(jù)權(quán)利要求6所述的設(shè)備，所述第一晶體管為所述堆疊中的下部晶體管且禪合到 電路接地，且所述第二晶體管為所述堆疊中的上部晶體管。
8. 根據(jù)權(quán)利要求6所述的設(shè)備，其進(jìn)一步包含： 模/數(shù)轉(zhuǎn)換器ADC，其用W數(shù)字化所述經(jīng)測量Vgs電壓且提供經(jīng)數(shù)字化電壓；及 處理器，其用W接收所述經(jīng)數(shù)字化電壓且基于所述經(jīng)數(shù)字化電壓來產(chǎn)生用于所述偏置 電路的控制。
9. 根據(jù)權(quán)利要求8所述的設(shè)備，所述處理器確定對應(yīng)于所述目標(biāo)偏置電流的目標(biāo)Vgs 電壓，且基于所述經(jīng)測量Vgs電壓及所述目標(biāo)Vgs電壓來產(chǎn)生用于所述偏置電路的所述控 制。
10. 根據(jù)權(quán)利要求8所述的設(shè)備，其進(jìn)一步包含： 查找表，其用W存儲用于所述第二晶體管的偏置電流與Vgs電壓，所述處理器從所述 查找表獲得用于所述經(jīng)測量Vgs電壓的經(jīng)測量偏置電流，且基于所述經(jīng)測量偏置電流及所 述目標(biāo)偏置電流來產(chǎn)生用于所述偏置電路的所述控制。
11. 根據(jù)權(quán)利要求6所述的設(shè)備，其進(jìn)一步包含： 復(fù)制品電路，其包含禪合成堆疊且復(fù)制所述放大器中的所述第一晶體管及所述第二晶 體管的第=晶體管及第四晶體管；及 第二感測電路，其禪合到所述復(fù)制品電路中的所述第四晶體管且用w測量所述第四晶 體管的Vgs電壓，且 所述偏置電路基于所述第二晶體管的所述經(jīng)測量Vgs電壓及所述第四晶體管的所述 經(jīng)測量Vgs電壓來產(chǎn)生用于所述放大器中的所述至少一個晶體管的所述至少一個偏置電 壓。
12. 根據(jù)權(quán)利要求11所述的設(shè)備，所述第一晶體管及所述第=晶體管接收第一偏置電 壓，且所述第二晶體管及所述第四晶體管接收第二偏置電壓。
13. 根據(jù)權(quán)利要求12所述的設(shè)備，其進(jìn)一步包含： 模/數(shù)轉(zhuǎn)換器ADC，其用W數(shù)字化所述第二晶體管的所述經(jīng)測量Vgs電壓且提供第一經(jīng) 數(shù)字化電壓，且用W數(shù)字化所述第四晶體管的所述經(jīng)測量Vgs電壓且提供第二經(jīng)數(shù)字化電 壓；及 處理器，其用W接收所述第一經(jīng)數(shù)字化電壓及所述第二經(jīng)數(shù)字化電壓，且基于所述第 一經(jīng)數(shù)字化電壓及所述第二經(jīng)數(shù)字化電壓來產(chǎn)生用于所述偏置電路的控制。
14. 根據(jù)權(quán)利要求13所述的設(shè)備，所述處理器在所述第一偏置電壓及所述第二偏置電 壓具有標(biāo)稱值的情況下獲得所述第四晶體管的所述經(jīng)測量Vgs電壓的所述第二經(jīng)數(shù)字化 電壓，且產(chǎn)生用于所述偏置電路的所述控制W致使所述第二晶體管的所述經(jīng)測量Vgs電壓 匹配于所述第四晶體管的所述經(jīng)測量Vgs電壓。
15. -種設(shè)備，其包含： 放大器，其包含至少一個晶體管； 復(fù)制品電路，其包含復(fù)制所述放大器中的所述至少一個晶體管的至少一個晶體管；及 反饋電路，其禪合到所述放大器及所述復(fù)制品電路，且用W感測所述放大器中的第一 電壓、用W感測所述復(fù)制品電路中的第二電壓且用W基于所述第一電壓及所述第二電壓來 產(chǎn)生用于所述放大器的偏置電壓。
16. 根據(jù)權(quán)利要求15所述的設(shè)備，所述反饋電路包含： 濾波器，其用W接收及濾波所述第一電壓且提供第=電壓；及 感測電路，其用W接收所述第二電壓及所述第=電壓且產(chǎn)生用于第一晶體管的柵極的 偏置電壓。
17. 根據(jù)權(quán)利要求15所述的設(shè)備，所述放大器包含禪合成堆疊的第一晶體管及第二晶 體管，所述復(fù)制品電路包含禪合成堆疊的第=晶體管及第四晶體管，所述第一電壓為所述 第一晶體管的漏極電壓，所述第二電壓為所述第=晶體管的漏極電壓，且所述偏置電壓被 施加到所述第一晶體管的柵極。
18. 根據(jù)權(quán)利要求17所述的設(shè)備，所述第二晶體管及所述第四晶體管接收第二偏置電 壓，所述第=晶體管接收第=偏置電壓，且所述第二偏置電壓及所述第=偏置電壓提供用 于所述復(fù)制品電路中的所述第=晶體管及所述第四晶體管的目標(biāo)偏置電流。
19. 一種設(shè)備，其包含： 放大器，其用W放大輸入信號且提供輸出信號； 切換模式電源SMPS，其禪合到所述放大器，且用W接收第一供應(yīng)電壓且將第二供應(yīng)電 壓提供給所述放大器；及 偏置電路，其禪合到所述放大器，且用W產(chǎn)生用于所述放大器的偏置電壓W獲得用于 所述放大器的目標(biāo)偏置電流。
20. 根據(jù)權(quán)利要求19所述的設(shè)備，所述偏置電路接收基于在停用所述SMI^S的情況下用 于所述放大器的經(jīng)測量偏置電流所確定的控制，且基于所述控制來產(chǎn)生用于所述放大器的 所述偏置電壓。
21. 根據(jù)權(quán)利要求19所述的設(shè)備，其進(jìn)一步包含： 電阻器，其W操作方式禪合到所述放大器，且用W在停用所述SMI^S時提供用于所述放 大器的偏置電流； 感測電路，其禪合到所述電阻器，且用W測量所述電阻器上的電壓，且 所述偏置電路接收基于所述電阻器上的所述經(jīng)測量電壓所確定的控制，且基于所述控 制來產(chǎn)生用于所述放大器的所述偏置電壓。
22. 根據(jù)權(quán)利要求21所述的設(shè)備，其進(jìn)一步包含： 模/數(shù)轉(zhuǎn)換器ADC，其用W數(shù)字化所述電阻器上的所述經(jīng)測量電壓且提供經(jīng)數(shù)字化電 壓；及 處理器，其用W接收所述經(jīng)數(shù)字化電壓且基于所述經(jīng)數(shù)字化電壓來產(chǎn)生用于所述偏置 電路的所述控制。
23. 根據(jù)權(quán)利要求22所述的設(shè)備，所述處理器基于所述經(jīng)數(shù)字化電壓及所述電阻器的 已知值來確定用于所述放大器的經(jīng)測量偏置電流，且基于所述經(jīng)測量偏置電流及所述目標(biāo) 偏置電流來產(chǎn)生用于所述偏置電路的所述控制。
24. 根據(jù)權(quán)利要求19所述的設(shè)備，所述放大器包含第一晶體管，所述設(shè)備進(jìn)一步包含： 第二晶體管，其經(jīng)由至少一個開關(guān)而禪合到所述放大器中的所述第一晶體管，當(dāng)所述 至少一個開關(guān)閉合時，所述第一晶體管及所述第二晶體管形成電流鏡；及 感測電路，其禪合到所述第二晶體管，且用W測量流過所述第二晶體管的電流，且 所述偏置電路接收基于流過所述第二晶體管的所述經(jīng)測量電流及用于所述放大器的 所述目標(biāo)偏置電流所確定的控制。
25. 根據(jù)權(quán)利要求24所述的設(shè)備，其進(jìn)一步包含： 模/數(shù)轉(zhuǎn)換器ADC，其用W數(shù)字化來自所述感測電路的經(jīng)感測電壓，所述經(jīng)感測電壓指 示流過所述第二晶體管的所述經(jīng)測量電流；及 處理器，其從所述ADC接收所述經(jīng)數(shù)字化電壓，且基于所述經(jīng)數(shù)字化電壓來產(chǎn)生用于 所述偏置電路的所述控制。
26. 根據(jù)權(quán)利要求25所述的設(shè)備，所述處理器基于所述經(jīng)數(shù)字化電壓來確定用于所述 放大器的經(jīng)測量偏置電流，且基于所述經(jīng)測量偏置電流及所述目標(biāo)偏置電流來產(chǎn)生用于所 述偏置電路的所述控制。
【專利摘要】本發(fā)明涉及用于放大器的偏置電流監(jiān)視器及控制機(jī)制。本發(fā)明描述用于監(jiān)視及控制放大器的偏置電流的技術(shù)。在一示范性設(shè)計中，一種設(shè)備可包括放大器及偏置電路。放大器可包括耦合到電感器的至少一個晶體管。偏置電路可產(chǎn)生用于所述放大器中的所述至少一個晶體管的至少一個偏置電壓以獲得用于所述放大器的目標(biāo)偏置電流。所述偏置電路可基于下列各者而產(chǎn)生所述至少一個偏置電壓：所述放大器中的所述電感器上的電壓，或流過用所述放大器中的所述至少一個晶體管中的一者形成的電流鏡的電流，或所述放大器中的所述至少一個晶體管中的一者的柵極到源極電壓，或復(fù)制所述放大器的復(fù)制品電路中的電壓，或在停用切換模式電源的情況下施加到所述放大器的電流。
【IPC分類】H03F3-189, H03F1-30
【公開號】CN104639052
【申請?zhí)枴緾N201410747827
【發(fā)明人】托馬斯·D·馬拉, 阿里斯托泰萊·哈奇克里斯托斯, 內(nèi)森·M·普萊徹
【申請人】高通股份有限公司
【公開日】2015年5月20日
【申請日】2010年7月30日
【公告號】CN102474225A, EP2460268A2, EP2460268B1, US8890617, US8970307, US20110025422, US20130127545, US20130127546, WO2011014849A2, WO2011014849A3