輸入接口電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及I/O接口電路領(lǐng)域，特別是涉及一種輸入接口電路。
【背景技術(shù)】
[0002]隨著集成電路工藝的快速發(fā)展，芯片被廣泛應(yīng)用于各行各業(yè)，在金融安全領(lǐng)域使用的芯片對(duì)芯片的安全性提出了更高的要求。
[0003]對(duì)于安全級(jí)別較高的芯片，設(shè)計(jì)者不僅要關(guān)心芯片的安全算法模塊而且要關(guān)注芯片的接口。接口電路直接與外界相連，因而最容易遭受攻擊，攻擊者無需破壞芯片，就可以通過I/o接口對(duì)芯片進(jìn)行攻擊。
[0004]參見圖1所示，傳統(tǒng)的輸入接口電路由ESD保護(hù)電路，施密特電路和緩沖電路組成。
[0005]ESD保護(hù)電路就是靜電放電保護(hù)電路，可以解決芯片在封裝、組裝、測(cè)試、存放、搬運(yùn)等過程中所遭遇到的大多數(shù)靜電放電問題。當(dāng)外部的高壓脈沖通過芯片接口時(shí)，ESD保護(hù)電路開啟，泄放大電流，從而保護(hù)內(nèi)部電路，使芯片的內(nèi)部器件不會(huì)造成不可逆的擊穿損壞。
[0006]施密特電路是對(duì)輸入信號(hào)進(jìn)行整形。通常從輸入端口過來的信號(hào)不是理想的高低電平信號(hào)，其中可能會(huì)有些毛刺，施密特電路能夠?qū)⑦@些毛刺濾除。
[0007]緩沖電路是用于增強(qiáng)輸入接口驅(qū)動(dòng)能力從而能夠驅(qū)動(dòng)后級(jí)負(fù)載。
[0008]外部信號(hào)通過PAD (接口)端口向芯片輸入數(shù)據(jù)，數(shù)據(jù)經(jīng)過ESD保護(hù)電路后，再經(jīng)過施密特電路整形，最后通過緩沖電路輸出到芯片的內(nèi)部。
[0009]傳統(tǒng)的輸入接口電路不具有抗攻擊性。由于傳統(tǒng)的輸入接口電路中，輸入PAD與內(nèi)部I/o電源(VCC)之間存在寄生的二極管，攻擊者可以通過輸入PAD直接改變內(nèi)部電源的電壓，破壞內(nèi)部電路的正常工作，使芯片進(jìn)入攻擊者預(yù)設(shè)的狀態(tài)，從而獲取內(nèi)部的重要數(shù)據(jù)。

【發(fā)明內(nèi)容】

[0010]本發(fā)明要解決的技術(shù)問題是提供一種輸入接口電路，能夠有效的提高芯片輸入接口的抗攻擊性能。
[0011]為解決上述技術(shù)問題，本發(fā)明的輸入接口電路，包括:
[0012]一 ESD保護(hù)電路，由主ESD保護(hù)電路和次ESD保護(hù)電路組成，防止外部靜電放電對(duì)芯片造成的損壞；
[0013]一整形電路，由施密特電路和緩沖器構(gòu)成，與所述ESD保護(hù)電路相連接，其施密特電路的供電電源由輸入PAD提供，用于對(duì)輸入信號(hào)進(jìn)行整形；
[0014]一阱電阻電路，與所述整形電路相連接，用于防止攻擊者向芯片內(nèi)部加入信號(hào)；
[0015]一內(nèi)部保護(hù)電路，與所述阱電阻電路相連接，用于防止劃片時(shí)產(chǎn)生的電壓對(duì)芯片內(nèi)部電路的損傷，且在電阻被切斷時(shí)使輸入接口電路的輸出端輸出固定的低電平；
[0016]一緩沖電路，與所述內(nèi)部保護(hù)電路相連接，用于加強(qiáng)輸入接口驅(qū)動(dòng)能力，從而驅(qū)動(dòng)后級(jí)電路工作。
[0017]本發(fā)明的輸入接口電路中，ESD保護(hù)電路對(duì)傳統(tǒng)的ESD保護(hù)電路做了適當(dāng)修改，目的是為了去除PAD與I/O供電電源VCC之間的寄生二極管，從而使攻擊者無法通過PAD直接操控I/O供電電源VCC。
[0018]整形電路中施密特電路的供電電源由輸入PAD提供，無需由I/O供電電源VCC提供電源。因此也不同于傳統(tǒng)的施密特電路。這樣可以使輸入PAD與I/O供電電源VCC之間完全沒有通路，從而進(jìn)一步提高了安全系數(shù)。
[0019]阱電阻電路能夠防止攻擊者向芯片內(nèi)部加入信號(hào)。
[0020]內(nèi)部保護(hù)電路有兩個(gè)作用，其一是保護(hù)芯片內(nèi)部電路不會(huì)因?yàn)閯澠瑫r(shí)產(chǎn)生的電壓而受到損傷；其二是在電阻被切斷后使輸入接口電路的輸出端輸出固定的低電平。
[0021]本發(fā)明能明顯提高芯片的抗攻擊性，使攻擊者無法通過輸入PAD對(duì)芯片內(nèi)部電路進(jìn)行攻擊。
【附圖說明】
[0022]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0023]圖1是傳統(tǒng)的輸入接口電路原理圖；
[0024]圖2是本發(fā)明的輸入接口電路一實(shí)施例原理圖；
[0025]圖3是圖2中施密特電路一實(shí)施例原理圖。
【具體實(shí)施方式】
[0026]參見圖2所示，本發(fā)明的輸入接口電路在下面的實(shí)施例中，包括:
[0027]一 ESD保護(hù)電路，由NMOS晶體管Mll和M12，電阻Rll和Rl2構(gòu)成。其中，NMOS晶體管Ml I和電阻Rll是主ESD保護(hù)電路，采用的是柵耦合結(jié)構(gòu)。電阻Rl2是ESD限流電阻，NMOS晶體管M12是次ESD保護(hù)電路，保護(hù)后級(jí)電路(施密特電路)的柵極。
[0028]NMOS晶體管MlI的漏極與電阻R12的一端相連接，并作為PAD的輸入端，NMOS晶體管Mll的柵極與電阻Rll的一端相連接，電阻Rll的另一端與NMOS晶體管Mll的源極和襯底接地。
[0029]電阻R12的另一端與PMOS晶體管M12的源極相連接，其連接的節(jié)點(diǎn)記為netl，其作為施密特電路的供電電源輸入端；
[0030]NMOS晶體管M12的柵極、源極和襯底接地。
[0031]一整形電路，由施密特電路和緩沖器構(gòu)成。
[0032]結(jié)合圖3所示，所述施密特電路由PMOS晶體管M31?M33，NMOS晶體管M34?M36組成。PMOS晶體管M31的源極與供電電源VCCl端相連接，供電電源VCCl端與施密特電路的供電電源輸入端netl端相連接。PMOS晶體管M31的漏極與PMOS晶體管M32的源極和PMOS晶體管M33的源極相連接。PMOS晶體管M31?M33的襯底與供電電源VCCl端相連接。
[0033]PMOS晶體管M32的漏極與PMOS晶體管M33的柵極、NMOS晶體管M34的漏極和NMOS晶體管M36的柵極相連接。其連接的節(jié)點(diǎn)作為施密特電路的輸出端0UT1。NMOS晶體管M34的源極與NMOS晶體管M35的漏極和NMOS晶體管M36的源極相連接。NMOS晶體管M36的漏極與供電電源VCCl端相連接。
[0034]NMOS晶體管M34?M36的襯底、PMOS晶體管M33的漏極和NMOS晶體管M35的源極接地VSS。
[0035]PMOS晶體管M31的柵極、PMOS晶體管M32的柵極、NMOS晶體管M34的柵極和NMOS晶體管M35的柵極相連接，其連接的節(jié)點(diǎn)記為A。
[0036]緩沖器由PMOS晶體管M13和NMOS晶體管M14組成，PMOS晶體管M13的柵極與NMOS晶體管M14的柵極與施密特電路的輸出端OUTl相連接，其連接的節(jié)點(diǎn)記為net2。PMOS晶體管M13的漏極和襯底與節(jié)點(diǎn)netl相連接。PMOS晶體管M13的漏極與NMOS晶體管M14的漏極相連接，其連接的節(jié)點(diǎn)記為net3并作為緩沖器的輸出端。PMOS晶體管M14的源極和襯底接地VSS。
[0037]當(dāng)PAD輸入高電平時(shí)，節(jié)電netl為高電平，施密特電路SMTl輸出端的節(jié)點(diǎn)net2為低電平，緩沖器的輸出端net3為高電平；iPAD輸入為低電平時(shí)，節(jié)電netl為低電平，由于施密特電路和緩沖器的供電電源都接在電阻R2的一端且為低電平，故施密特電路輸出端的節(jié)點(diǎn)net2為低電平，緩沖器的輸出端net3為低電平。
[0038]一阱電阻電路，由阱電阻R13組成，其一端與節(jié)點(diǎn)net3相連接，另一端記為net4端。阱電阻R13有兩種做法:一種是將阱電阻R13放置在芯片內(nèi)部，另一種是將阱電阻R13放置在劃片槽(芯片外部)內(nèi)。如果將阱電阻R13放置在劃片槽內(nèi)，芯片劃片后，阱電阻R13被劃斷，節(jié)點(diǎn)net3端與net4端的連接斷開,這樣輸入PAD就無法向內(nèi)部加入任何信號(hào)了，這種做法一般用于測(cè)試I/O接口，芯片測(cè)試完成后就將測(cè)試通路切斷，防止攻擊者向內(nèi)部加入信號(hào)