用于減小流水線型adc的面積和功率的電路和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體上涉及增加流水線型(PiPeline)ADC(模數(shù)轉(zhuǎn)換器)的線性度的改進(jìn)，更具體地，涉及大幅度減少“下一級比較器”的數(shù)量以及流水線型ADC的集成電路芯片面積和功率耗散的量的改進(jìn)。
【背景技術(shù)】
[0002]流水線型ADC包括一系列流水線型ADC級。圖1示出了單個(gè)的常規(guī)流水線型ADC級1，其中由導(dǎo)線7將模擬輸入信號Vin施加至子ADC 8的輸入端并且施加至余量(residue)放大器11的(+)輸入端。子ADC 8通常通過閃速ADC (flash ADC)來實(shí)現(xiàn)。子ADC 8的數(shù)字輸出被施加至常規(guī)乘法器DAC(MDAC) 9的輸入端，常規(guī)乘法器DAC(MDAC) 9的輸出被施加至余量放大器11的(_)輸入端，該余量放大器產(chǎn)生導(dǎo)線12上的余量電壓VKES。圖2中示出了流水線型ADC級I的余量曲線圖。(閃速ADC通常包括一串串聯(lián)連接的相等的電阻器作為一對基準(zhǔn)電壓之間的分壓器，以生成對應(yīng)的電阻器之間的各個(gè)電路節(jié)點(diǎn)或抽頭點(diǎn)上的單獨(dú)基準(zhǔn)電壓?？梢詫⒚總€(gè)單獨(dú)的基準(zhǔn)電壓連接至對應(yīng)比較器的(+)輸入端，并且可以將每一個(gè)比較器的(_)輸入端連接至模擬輸入電壓。這些比較器輸出提供了該模擬輸入電壓的數(shù)字表示。)
[0003]在常規(guī)流水線型ADC的運(yùn)行中只有放大階段，其被稱為保持階段，因?yàn)樗峭ㄟ^采樣/保持電路實(shí)現(xiàn)的，其中Vin在采樣階段中被采樣并且在保持階段中被放大。進(jìn)行采樣和放大所需要的準(zhǔn)確度取決于流水線型ADC的分辨率。
[0004]在已知的流水線型ADC中所生成的各種誤差導(dǎo)致了其非線性運(yùn)行。一種誤差源是各個(gè)級的閃速比較器的隨機(jī)輸入失調(diào)(offset)電壓。另一種誤差源是各個(gè)級的余量放大器的隨機(jī)輸入?yún)⒖嫉妮斎胧д{(diào)電壓。再另一種誤差是由于閃速ADC的串聯(lián)連接的電阻器中的變化。
[0005]圖1的子ADC 8通常生成m位子ADC編碼，如果有需要?jiǎng)t加上冗余位，以允許對以上誤差中的某些進(jìn)行校正。用于消除以上誤差源在流水線型ADC的線性上的效應(yīng)的一種已知技術(shù)被稱為在各個(gè)流水線型ADC級中提供“冗余”。該冗余是通過提供分別具有多于待各個(gè)級分辨的位數(shù)的數(shù)量的位的多個(gè)子ADC來實(shí)現(xiàn)的。例如，向在除了第一級之外的每一個(gè)流水線型ADC級中的子ADC添加一個(gè)或多個(gè)冗余位引入了冗余，并且該冗余對校正在之前的級中所產(chǎn)生的子ADC誤差是有效的。例如，如果要求流水線型ADC的級的子ADC分辨3位，那么通過在下一個(gè)流水線型ADC級中的子ADC中提供附加一個(gè)分辨率位來提供第四個(gè)位而引入冗余。冗余為余量放大器輸出電壓的擺動提供了附加的范圍，并且該附加范圍被用于對之前的級中所產(chǎn)生的誤差進(jìn)行校正。然而，該冗余位不被用作由該子ADC所產(chǎn)生的子ADC編碼的一部分。(在理想電路中，該子ADC沒有任何誤差，所以不需要冗余位。)
[0006]分辨η個(gè)有效位的理想流水線型ADC級具有η位子-ADC，并且因此在子ADC中具有2η個(gè)比較器。該級的余量放大器的增益同樣需要是2 η。然而，在I位冗余的存在下，該子ADC分辨率必須增加至(η+1)位，并且因此比較器的數(shù)量必須增加至2η+1。余量放大器增益仍然保持等于2n。換言之，相比于子-ADC的分辨率，余量放大器的增益以因數(shù)1/2被減小。由于余量放大器的增益被減小了一半，那么其輸出電壓Vkes將具有跨越土Vref/2的動態(tài)范圍，而不是其中子ADC比較器中沒有誤差的理想情況下的土Vref。-Vref與-Vref/2以及+Vref/2與+Vref之間的額外動態(tài)范圍對應(yīng)為用于對流水線型ADC級的這些子ADC比較器中的多個(gè)誤差進(jìn)行校正的實(shí)際“冗余”。綜上所述，相比于理想的流水線型ADC級，具有冗余的流水線型ADC級在子ADC中需要加倍比較器的數(shù)量。
[0007]沒有來自子ADC的誤差的理想流水線型ADC級需要具有零輸入?yún)⒖际д{(diào)的理想比較器。由于這在實(shí)踐中是不可實(shí)現(xiàn)的，因此如以上所述，在常規(guī)的流水線型ADC級中增加了冗余。冗余使得子ADC的設(shè)計(jì)是可行的，但是比較器輸入失調(diào)規(guī)格仍然足夠“嚴(yán)格”從而使得有必要(necessitate)在這些比較器中的每一個(gè)中使用前置放大級，以便在將比較器輸入信號傳遞給作出比較器判定的鎖存(latch)之前對其進(jìn)行放大。每一個(gè)比較器中的前置放大級需要非期望的大量額外芯片面積和功率耗散。這種限制對于具有高于10位的分辨率的ADC來說尤其大。
[0008]在流水線型ADC級中使用冗余位的缺點(diǎn)是必須加倍在該流水線型ADC級中的閃速ADC比較器的數(shù)量。
[0009]由于每一個(gè)流水線型ADC級的余量放大器所產(chǎn)生的余量電壓Vkes需要能夠在土Vref之間準(zhǔn)確地?cái)[動，該高分辨率流水線型ADC的第一級(或前幾級)需要每一個(gè)這種級的余量放大器具有高DC增益和高帶寬。不幸的是，這使得每一個(gè)流水線型ADC級的余量放大器的設(shè)計(jì)復(fù)雜化。一種已經(jīng)被用于解決設(shè)計(jì)復(fù)雜性的技術(shù)被稱為“基準(zhǔn)縮放”，并且在2007 年 I 月 9 日發(fā)布的 Nandi 等人、標(biāo)題為“Mult1-Stage Analog to Digital ConverterArchitecture”的共同受讓美國專利7，161, 521中進(jìn)行了披露；該專利通過引用以其全部內(nèi)容結(jié)合在此。在基準(zhǔn)縮放技術(shù)中，第一級之后的每一個(gè)流水線型ADC級的閃速ADC的余量放大器增益以因數(shù)2被減小。對于分辨η個(gè)“有效”位的流水線型ADC級，使它的余量放大器增益等于2η_\而不是2η。以此方式，余量放大器的輸出擺動以因數(shù)2被減小。相比于常規(guī)級情況下的+/-Vref，在存在子ADC誤差的情況下，余量放大器的最大輸出擺動被限制為+/-Vref/2。(在使用基準(zhǔn)縮放技術(shù)時(shí)，理想流水線型級的輸出擺動是+/-Vref/4，與常規(guī)級的+/-Vref/2形成對比。)
[0010]在使用基準(zhǔn)縮放時(shí)，余量放大器輸出電壓必須在土Vref/2之間擺動。這允許對余量放大器的設(shè)計(jì)進(jìn)行大幅度的簡化。然而，基準(zhǔn)縮放的缺點(diǎn)是，對于下一個(gè)流水線型ADC級的子ADC的閃速ADC比較器，大幅度增加了輸入失調(diào)規(guī)格要求。這使得有必要使用大得多、功耗大得多的比較器電路?；鶞?zhǔn)縮放減小了余量放大器輸出電壓的擺動，并且同樣減小了余量放大器對DC增益和帶寬的要求。不幸的是，這使得對之后的級的閃速ADC比較器的輸入失調(diào)規(guī)格的要求更加嚴(yán)格。下一個(gè)流水線型ADC級要求2m+1個(gè)比較器以使輸入范圍從-Vref/2跨越至+Vref/2，其中m是有待由該流水線型ADC級分辨的位數(shù)。在沒有前面所提及的誤差源的情況下，將只需要2m個(gè)比較器跨越-Vref/2至+Vref/2。例如，以3_3_3_3配置進(jìn)行布置的具有四個(gè)3位流水線型ADC級的12位ADC將需要總共56個(gè)閃速ADC比較器。如果使用基準(zhǔn)縮放，那么將大幅度增加流水線型ADC的成本與功率耗散，因?yàn)槊恳粋€(gè)閃速ADC比較器將需要由大的多的、功耗大的多的電路組成。雖然基準(zhǔn)縮放架構(gòu)解決了前面所提及的由大的余量放大器輸出電壓擺動所造成的問題，如果引入了冗余位，基準(zhǔn)縮放不改變將閃速ADC比較器的數(shù)量加倍的要求。
[0011]圖3是上述專利7，161，521的圖7A的副本，并且說明了常規(guī)的閃速ADC8，該閃速ADC可以被用作圖1的框8中的子-ADC。閃速ADC 8包括比較器710-1至710-2q+1，這些比較器被連接至比較器710-1以及2q+2+l個(gè)相等的電阻器730A-730Z。假設(shè)閃速ADC 8基于等于Vref的差分基準(zhǔn)輸入REFP-REFM而產(chǎn)生q位子碼。電阻器730A-730Z作為梯形電阻器網(wǎng)絡(luò)運(yùn)行，該梯形電阻器網(wǎng)絡(luò)將前述基準(zhǔn)電壓Vref劃分為多個(gè)相等的電壓階躍。該梯形電阻器網(wǎng)絡(luò)生成2q+2個(gè)電平，這些電平的中間的一半2 q+1個(gè)電平被連接至比較器710-1至710-2^+2的這些(+)輸入端。注意，所生成的2 w個(gè)電平的的四分之一分別位于中間的一半的每一側(cè)上不被連接至任何比較器輸入端。(應(yīng)當(dāng)理解，在單端實(shí)施方式的情況下將需要2^個(gè)比較器和2 ?+1個(gè)電阻器。)比較器710-1至710-2 0通過將該差分模擬輸入信號InpP-1npM與對應(yīng)的由該梯形電阻器網(wǎng)絡(luò)所產(chǎn)生的2?+1個(gè)中間的一半電平進(jìn)行比較來提供q位子碼。因此，將該差分模擬輸入信號InpP-1npM在REFP/2與REFM/2的動態(tài)范圍內(nèi)進(jìn)行比較。這些閃速ADC比較器的輸出代表由子ADC 8所生成的子碼。
[0012]需要一種比具有另外的基本類似的性能的現(xiàn)有流水線型ADC要求的集成電路芯片面積和功率耗散小的多的準(zhǔn)確的線性流水線型ADC。
[0013]還需要一種避免與利用基準(zhǔn)縮放的流水線型ADC相關(guān)聯(lián)的多個(gè)問題的準(zhǔn)確的線性流水線型ADC。
[0014]還需要一種用于降低設(shè)計(jì)高分辨率流水線型ADC的組件的難度的技術(shù)。

【發(fā)明內(nèi)容】

[0015]本發(fā)明的目的是提供一種比具有另外的基本類似的性能的現(xiàn)有流水線型ADC要求的集成電路芯片面積和功率耗散小的多的準(zhǔn)確的線性流水線型ADC和方法。
[0016]本發(fā)明的另一目的是提供一種避免與利用基準(zhǔn)縮放的流水線型ADC相關(guān)聯(lián)的多個(gè)問題的準(zhǔn)確的線性流水線型ADC。
[0017]本發(fā)明的另一個(gè)目的是提供一種用于降低設(shè)計(jì)高分辨率流水線型ADC的子ADC的難度的技術(shù)。
[0018]本發(fā)明的另一個(gè)目的是提供一種用于減少在使用冗余位時(shí)流水線型ADC中的下一個(gè)流水線型ADC級的閃速ADC中所需要的比較器的數(shù)量。
[0019]本發(fā)明的另一個(gè)目的是在不使用已知的基準(zhǔn)縮放技術(shù)的情況下，提供一種將余量放大器的輸出電壓擺動限制到土Vref/2之間的電壓電平的改進(jìn)方式。
[0020]根據(jù)實(shí)施例，本發(fā)明提供了一種包括余量放大器(7)的流水線型ADC(模數(shù)轉(zhuǎn)換器)(14)，該余量放大器用于將第一余量信號(Vresl)施加至余量放大器(IlA)的第一輸入端并且施加至子ADC (8)的輸入端，該子ADC用于分辨預(yù)定數(shù)量(m)的位并且響應(yīng)于該第一余量信號而產(chǎn)生冗余位。電平移位MDAC(9A)將預(yù)定數(shù)量的位以及該冗余位轉(zhuǎn)換為余量放大器的第二輸入端上的模擬信號(10)，余量放大器對第一余量信號與模擬信號之間的差進(jìn)行放大以生成第二余量信號(Vres2)。如果該第二余量信號在預(yù)定電壓范圍(土Vref/2)之外，則該MDAC使該余量放大器在放大結(jié)束為止將該第二余量信號移位回到該預(yù)定電壓范圍內(nèi)。
[0021]在一個(gè)實(shí)施例中，本發(fā)明提供了一種包括流水線型ADC級(15)的流水線型ADC(模數(shù)轉(zhuǎn)換器)(14)，該流水線型ADC級包括具有第一(+)輸入端的余量放大器(IlA)，該第一輸入端被耦合以接收之前的ADC級(例如，15-1或15-2)的第一余量信號(例如，Vresl)。第一子ADC(S)具有被耦合以接收該第一余量信號(Vresl)的輸入端，用于分辨預(yù)定數(shù)量(m)的位并且響應(yīng)于該第一余量信號(Vresl)而產(chǎn)生該預(yù)定數(shù)量(m)的位和冗余位。第一 DAC(數(shù)模轉(zhuǎn)換器)(9A)將該預(yù)定數(shù)量(m)的位和該冗余位轉(zhuǎn)換為被施加至該余量放大器(IlA)的第二(_)輸入端的模擬信號(10)。該DAC(9A)具有用于接收反饋信號(Vfb)的電平移位輸入^)，該余量放大器(IlA)對該余量信號(Vresl)與該模擬信號
(10)之間的差進(jìn)行放大以生成第二余量信號(Vres2)。電平檢測電路(17，18，22)接收該第二余量信號(Vres