一種用于時間交織模數轉換器的前臺自動校準系統的制作方法
【技術領域】
[0001]本發(fā)明涉及一種用于時間交織模數轉換器的前臺自動校準系統。
【背景技術】
[0002]目前，模數轉換器(ADC)是將模擬信號轉換為數字信號的電路。在寬帶數據傳輸、無線通訊、以及各類儀器儀表系統中，ADC扮演著重要角色。近年來，隨著數字化進程的不斷深入以及通訊系統帶寬的不斷提高，對ADC電路的采樣速率和精度都提出了更高要求。然而，受限于半導體工藝水平，單個模數轉換器ADC的性能已經達到瓶頸，難以提高。
[0003]時間交織技術是進一步提高ADC采樣率的最有效的方法之一，其核心思想是利用多路子ADC分別在不同的時刻交替地對輸入信號進行米樣，每個子ADC的米樣速率僅為的ADC整體采樣率1/N，其中N為子ADC的數目。采用時間交織技術，可以大幅度提高采樣速率，同時每路子ADC的設計難度也有所降低。
[0004]時間交織技術的主要弱點在于:由于工藝偏差、溫度分布、版圖的不對稱性等非理想因素的影響，參與交織的各路子ADC可能表現出不同的特性，子ADC特性的偏差將嚴重影響時間交織ADC的整體性能。這些誤差主要包括:增益誤差、失調誤差以及時鐘偏差。
[0005]為了消除或降低各類誤差的影響，通常時鐘交織ADC會引入自動校準系統。根據校準技術的實現方式不同，可分為后臺校準技術和前臺校準技術。其中，后臺校準技術是對輸出數據直接進行數字信號處理，從中提取出三類誤差的值，并對數字信號進行修正的技術。前臺校準技術，通常需要一個準確的參考信號，各路子ADC對參考信號進行采樣，通過比較輸出數據與參考信號的值，得到各類誤差的值，并對電路進行相應的調整以消除誤差。
[0006]后臺校準技術的缺點在于，這種技術要求誤差校準電路對ADC連續(xù)采樣得到的大量數據進行數字信號處理，這對誤差校準電路的速度、規(guī)模提出了很高的要求，對于采樣率達到GSPS以上的高速ADC，誤差校準電路所占用面積大、功耗高。前臺校準技術的好處在于用于校準的只是ADC采樣的部分數據，不需要連續(xù)采樣，因此誤差校準電路處理的數據量少，所占用面積小、功耗低，適合于高采樣率的ADC電路，然而采用傳統前臺校準技術的交織ADC電路，只能實現增益誤差和失調誤差的自動校準，而時鐘偏差則需要人工調整。在進行時鐘偏差校準的過程中，傳統的方式是將交織ADC的輸入端連接到一個ADC外部的精密的正弦波信號源，通過對各路子ADC的輸出進行計算分析，計算出采樣時鐘的偏差并對相應的校準，這種方式需要人工切換ADC的輸入、精密的正弦波信號源、復雜的計算分析過程，很難將這種時鐘偏差校準過程轉化成電路并集成于ADC芯片內部，無法實現片上自動校準。

【發(fā)明內容】

[0007]本發(fā)明目的是針對現有技術存在的缺陷提供一種用于時間交織模數轉換器的前臺自動校準系統，它不僅可以實現增益和失調的自動校準，也可以實現時鐘偏差的自動校準，所有電路全部集成在ADC芯片上，誤差校準電路所占用的芯片面積小、消耗功率低。
[0008]本發(fā)明為實現上述目的，采用如下技術方案:一種用于時間交織模數轉換器的前臺自動校準系統，包括設置的多路子模數轉換器ADC，每路所述子模數轉換器ADC的輸入端均通過設置的復用器連接到輸入信號或者校準信號發(fā)生器，每路所述子模數轉換器ADC的輸出端均連接到校準數字邏輯電路的輸入端；所述校準數字邏輯電路產生的校準信號通過第一輸出端與對應的每路所述子模數轉換器ADC的校準控制端連接，其產生的選通信號通過第二輸出端與復用器的控制輸入端連接，其產生的校準模式信號通過第三輸出端與校準信號發(fā)生器的校準模式控制輸入端連接。
[0009]進一步的，所述校準信號發(fā)生器具有三種工作模式，分別是失調校準模式、增益校準模式以及時鐘偏差校準模式。
[0010]進一步的，在失調校準模式下，所述校準信號發(fā)生器產生差分輸出電壓為O的固定電平。
[0011]進一步的，在增益校準模式下，所述校準信號發(fā)生器產生差分輸出電壓為一個特定值的固定電平的固定電平。
[0012]進一步的，在時鐘偏差校準模式下，所述校準信號發(fā)生器產生三角波信號或斜坡信號，該三角波信號或斜坡信號的頻率為交織模數轉換器ADC時鐘頻率的1/4-1/100，且所述三角波信號或斜坡信號與交織模數轉換器ADC時鐘不相干。
[0013]優(yōu)選的，所述三角波信號或斜坡信號的頻率為交織模數轉換器ADC時鐘頻率的1/20。本發(fā)明的有益效果:本發(fā)明的前臺自動校準系統可以將所有誤差校準電路集成在ADC芯片內部，它不僅可以實現增益和失調的自動校準，也可以實現時鐘偏差的自動校準，由于校準過程中只需加法和移位，且校準電路處理的數據量只需要ADC實際采樣數據量的1/4?1/200，因此校準電路所占用的芯片面積小、消耗功率低。
[0014]相對于傳統的后臺校準技術，本發(fā)明所提出的技術方案不需要復雜的高速數字信號處理單元。對于采樣率達到GSPS以上的高速時間交織ADC，其數據的吞吐量很大，數字信號處理單元難于實現。本方案更適用于高速時間交織ADC。
[0015]與傳統的前臺校準技術相比，本發(fā)明所提出的技術方案可以實現傳統前臺校準技術無法實現的時鐘偏差自動校準，同時不顯著增加電路的規(guī)模和復雜度。
【附圖說明】
[0016]圖1為本發(fā)明前臺自動校準系統的整體結構示意圖。
[0017]圖2為本發(fā)明的每路子模數轉換器ADC采樣時刻的示意圖。
[0018]圖3為本發(fā)明前臺自動校準系統的自動校準過程流程圖。
【具體實施方式】
[0019]圖1涉及一種用于時間交織模數轉換器的前臺自動校準系統，包括設置的多路子模數轉換器ADC，每路子模數轉換器ADC的輸入端均通過設置的復用器連接到輸入信號或者校準信號發(fā)生器，每路子模數轉換器ADC的輸出端均連接到校準數字邏輯電路的輸入端；校準數字邏輯電路產生的校準信號通過第一輸出端與對應的每路子模數轉換器ADC的校準控制端連接，其產生的選通信號通過第二輸出端與復用器的控制輸入端連接，其產生的校準模式信號通過第三輸出端與校準信號發(fā)生器的校準模式控制輸入端連接。圖中可知，ADC1-ADCN表示具有1-N路的子模數轉換器ADC，每一路的子模數轉換器ADC的輸入端既可以連接到輸入信號，也可以連接到校準信號發(fā)生器，由校準數字邏輯