用于串行通訊的可編程阻抗傳輸器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實施例總的來說涉及電子電路技術(shù)領(lǐng)域，具體而言，涉及可編程阻抗傳輸器電路。
【背景技術(shù)】
[0002]這里提供背景描述的目的在于整體呈現(xiàn)發(fā)明的背景。當前稱為發(fā)明人的工作，在該背景部分所描述的內(nèi)容以及其他沒有認定為在申請日的現(xiàn)有技術(shù)的說明的方面的范圍內(nèi)，既不明確也不隱含地認可為針對本發(fā)明的現(xiàn)有技術(shù)。除非本文中另有所指，該部分所描述的方案對于本公開內(nèi)容的權(quán)利要求不是現(xiàn)有技術(shù)，不被認可為該部分所包括的現(xiàn)有技術(shù)。
[0003]電壓模式高速輸入/輸出(HS1)傳輸器典型地包括驅(qū)動器位片(bit-slice)陣列，該陣列用以在一條或多條傳輸線上驅(qū)動數(shù)據(jù)信號。這種傳輸器通過使能或者禁止某個驅(qū)動器位片而提供了可編程輸出阻抗。因此，可調(diào)節(jié)輸出阻抗來補償工藝、電壓和溫度(PVT)變化來滿足輸入/輸出連接的阻抗規(guī)范。然而，HS1傳輸器的典型結(jié)構(gòu)具有幾個缺點，例如焊片電容值(Cpad)大，功耗高，以及阻抗補償和去加重操作相關(guān)聯(lián)(例如，一個影響另一個操作)。
【附圖說明】
[0004]通過下面結(jié)合附圖的詳細描述容易理解本發(fā)明的實施例。為了有助于理解該說明書，相似的附圖標記表示相似的結(jié)構(gòu)。實施例通過實例的方式示出，并不受附圖中各幅圖的限制。
[0005]圖1示意性示出根據(jù)各個實施例的傳輸器電路。
[0006]圖2示出根據(jù)各個實施例的可由圖1的傳輸器電路采用的可編程阻抗驅(qū)動器(PID)電路的一個實例。
[0007]圖3示出根據(jù)各個實施例的可由圖1的傳輸器電路所采用的另一 PID電路實例。
[0008]圖4示出根據(jù)各個實施例的阻抗補償表。
[0009]圖5示出了根據(jù)各個實施例的去加重電路。
[0010]圖6示出了根據(jù)各個實施例的構(gòu)造成應(yīng)用本文所述的裝置和方法的系統(tǒng)實例。
【具體實施方式】
[0011]在下面的詳細描述中，參考了附圖，其中附圖形成詳細描述的一部分，其中相似的附圖標記在全文中表示相似的部件，并且其中通過可實踐的示意性實施例的方式進行示出。應(yīng)該理解，只要不脫離本發(fā)明的范圍，可采用其他的實施例，并且可進行結(jié)構(gòu)性的或者邏輯性的改變。因此，下面的詳細描述并不是限制性意義的，實施例的范圍由所附權(quán)利要求以及它們的等效物來限定。
[0012]以最有助于所要求保護的主題的方式，將各個操作描述為依次的多個離散動作或操作。然而，描述的順序不應(yīng)解釋為暗示這些操作必須次序相關(guān)。特別是，這些操作可不以所呈現(xiàn)的順序來執(zhí)行。所述的操作可以與所述實施例不同的順序來進行。在其他實施例中，可執(zhí)行多個其他的操作，和/或可省略所述的操作。
[0013]對于本公開內(nèi)容來說，短語“A和/或B”以及“A或B”表示，(A), (B)，或者(A和B) ο對于本公開內(nèi)容來說，短語“A，B，和/或C，，表示(A)，(B)，(C)，(A和B)，(A和C) ； (B和C)，或者(A，B和C)。
[0014]該說明書可采用短語“在一個實施例中”，或者“在各個實施例中”，其每一個都可以指代一個或多個相同或不同的實施例。此外，針對本公開內(nèi)容的各個實施例所使用的術(shù)語“包括”，“包含”，“具有”等等，是同義的。
[0015]如本文所使用的，術(shù)語“模塊”可指代，是下列部件的一部分，或者包括:專用集成電路(ASIC)，電子電路，執(zhí)行一個或多個軟件或固件程序的處理器(共享的、專用的，或者組)和/或存儲器(共享的、專用的、或者組)，組合邏輯電路，和/或提供所述功能的其他適合的硬件。如本文所使用，“計算機執(zhí)行的方法”可指代由一個或多個處理器，具有一個或多個處理器的計算機系統(tǒng)，諸如智能電話(其可包括一個或多個處理器)，平板電腦，筆記本電腦，機頂盒，游戲機等等的移動設(shè)備執(zhí)行的任何方法。
[0016]圖1示出了根據(jù)各個實施例的傳輸器電路100。該傳輸器電路100可耦合到一條或多條傳輸線104a_b上，以驅(qū)動該一條或多條傳輸線104a_b上的數(shù)據(jù)信號。傳輸器電路100可耦合到和/或包括在通訊設(shè)備中，以使得該通訊設(shè)備能通過傳輸線104a-b向另一通訊設(shè)備傳輸數(shù)據(jù)信號。在各個實施例中，傳輸線路104a_b可傳送串行數(shù)據(jù)信號。傳輸器電路100可以是高速輸入/輸出(HS1)傳輸器，并可以使用任何合適的串行通訊協(xié)議，例如照相機串行接口(CSI)，移動工業(yè)處理器接口(MIPI) M-PHY，外設(shè)部件互連高速(PCIe)，串行高級技術(shù)附件，和/或通用串行總線(USB)。
[0017]在某些實施例中，傳輸器電路100可傳輸差分數(shù)據(jù)信號。在這些實施例中，傳輸器電路可在第一傳輸線104a上驅(qū)動正數(shù)據(jù)信號Vo+(例如，該差分數(shù)據(jù)信號的一半)，在第二傳輸線104b上驅(qū)動負數(shù)據(jù)信號Vo-(例如，該差分數(shù)據(jù)信號的另一半)。在某些實施例中，其他的傳輸線可耦合在通訊設(shè)備之間，例如用于傳送接地信號和/或電功率。在某些實施例中，至少一部分傳輸線104a_104b可以是連接在通訊設(shè)備之間的部分電纜。
[0018]在其他實施例中，傳輸器電路100可在單條傳輸線上傳輸單端數(shù)據(jù)信號。
[0019]在各種實施例中，傳輸器電路100可包括多個位片驅(qū)動器電路108a-c。傳輸器電路100可包括任何適合數(shù)量的位片驅(qū)動器電路。單個位片驅(qū)動器電路1Sa-C可包括耦合到第一傳輸線104a的第一可編程阻抗驅(qū)動器(PID)電路112a-c (也稱作正PID電路112a_c)以及耦合到第二傳輸線104b的第二 PID電路112d-f (也稱作負PID電路112d_f)。PID電路112a-f可驅(qū)動每條傳輸線104a-b上的輸出信號。在各個實施例中，PID電路112a_f可以是電壓模式的驅(qū)動器。
[0020]正PID電路112a_c可彼此并聯(lián)耦合，并耦合到第一傳輸線104a上，以驅(qū)動正數(shù)據(jù)信號Vo+。負PID電路112d-f可彼此并聯(lián)耦合，并耦合到第二傳輸線104b上，以驅(qū)動負數(shù)據(jù)信號Vo-。
[0021]在各個實施例中，傳輸器電路100還可包括耦合到各自位片驅(qū)動器電路1Sa-C上的多個驅(qū)動器邏輯單元116a_c。驅(qū)動器邏輯單元116a_c可接收在傳輸線104a_b上傳輸?shù)妮斎霐?shù)據(jù)信號，并且可產(chǎn)生一個或多個驅(qū)動信號，以基于該輸入數(shù)據(jù)信號來控制由單個PID電路所產(chǎn)生的輸出信號的電壓電平。例如，驅(qū)動器邏輯單元116a-c可產(chǎn)生用以增加正PID電路112a-c的輸出電壓的正上拉信號(P_up)，用以減小正PID電路112a_c的輸出電壓的正下拉信號(P_dn)，用以增加負PID電路112d-f的輸出電壓的負上拉信號(N_up)，用以減小負PID電路112d-f的輸出電壓的負下拉信號(N_dn)。下面將參考圖2和3來進一步討論PID電路112a-f響應(yīng)于該驅(qū)動信號的操作。
[0022]在各個實施例中，傳輸器電路100還可包括去加重電路118，用以在將該輸入數(shù)據(jù)信號傳送到驅(qū)動器邏輯單元116a_c之前對剛輸入的數(shù)據(jù)信號執(zhí)行去加重操作。在該去加重操作中，去加重電路118可將輸入數(shù)據(jù)信號的延遲并反相的變形傳送給可編程數(shù)量的驅(qū)動器邏輯單元116a_c?？梢赃x擇接收該輸入數(shù)據(jù)信號的延遲并反相的變形的驅(qū)動器邏輯單元116a_c的數(shù)量，以實現(xiàn)傳輸線104a_b上傳輸?shù)妮敵鲂盘柕亩鄠€去加重電平中的一個。下面將針對圖5來進一步討論去加重邏輯118中的去加重操作。
[0023]在各個實施例中，單個PID電路112a_f所呈現(xiàn)的阻抗可響應(yīng)PID電路112a_f接收的一個或多個控制信號而在兩個或多個值之間切換。因此，可通過分別調(diào)節(jié)單個位片驅(qū)動器電路112a-c或112d-f的阻抗來調(diào)節(jié)傳輸器電路100在傳輸線104a或104b上呈現(xiàn)的輸出阻抗。
[0024]在各個實施例中，傳輸器電路100可包括R-comp邏輯120，用以控制單個PID電路的阻抗。為了演示的方便，將R-comp邏輯120示出為耦合到位片驅(qū)動器電路108c上，然而，顯而易見的是，R-comp邏輯120可耦合到多個位片驅(qū)動器電路1Sa-C上，以控制各個PID電路112a-f。在某些實施例中，傳輸器電路100還可包括耦合在R-comp邏輯120和PID電路112a-f之間的R-comp解碼器124，用以根據(jù)R-comp邏輯120產(chǎn)生的R-comp代碼來產(chǎn)生控制PID電路112a-f的控制信號。下面進一步討論R-comp邏輯120和R-comp解碼器124所提供的阻抗補償。
[0025]圖2示出了根據(jù)各個實施例的PID電路200的實例。在某些實施例中，PID電路200可包括在傳輸器電路100的PID電路112a-f中。
[0026]PID電路200可包括上拉晶體管204和下拉晶體