一種基于mcu的pgc數(shù)字解調(diào)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于信號(hào)解調(diào)技術(shù)領(lǐng)域，涉及了一種基于STM32F103x8的PGC數(shù)字解調(diào)電路。
【背景技術(shù)】
[0002]相位產(chǎn)生載波技術(shù)(PGC)是在光纖傳感技術(shù)中一種非常流行的技術(shù)，具有解調(diào)結(jié)構(gòu)簡(jiǎn)單，對(duì)硬件要求小的特點(diǎn)。
[0003]中國(guó)發(fā)明專利申請(qǐng)201110302332.1基于相位生成載波解調(diào)的光纖水下長(zhǎng)輸管道泄漏檢測(cè)裝置，采用PGC模擬電路解調(diào)方法對(duì)光纖感測(cè)系統(tǒng)檢測(cè)到的信號(hào)進(jìn)行解調(diào)，此種解調(diào)方法存在一系列問題:(I)模擬電路模塊芯片的溫度漂移會(huì)引起輸出信號(hào)的直流漂移，而且這個(gè)直流漂移很難從根本上消除；(2) PGC解調(diào)采用模擬電路方式實(shí)現(xiàn)，就不能充分發(fā)揮該技術(shù)易于陣列化的優(yōu)勢(shì)，同時(shí)系統(tǒng)性能受電阻電容特性參數(shù)的影響大，穩(wěn)定性差，以及電路體積大，配置不方便；(3) PGC模擬解調(diào)電路中可能引入新的噪聲，這些噪聲與有用信號(hào)想混疊、放大，形成噪聲累積且難以分離，不利于檢測(cè)信號(hào)的提取；(4) PGC模擬解調(diào)電路中干擾噪聲大，對(duì)檢測(cè)信號(hào)影響大，從而導(dǎo)致檢測(cè)系統(tǒng)定位精度不高。
[0004]而隨著數(shù)字信號(hào)處理理論和數(shù)字處理芯片的迅速發(fā)展，數(shù)字信號(hào)處理的應(yīng)用范圍也在不斷擴(kuò)大。利用數(shù)字信號(hào)處理技術(shù)可以將復(fù)雜的解調(diào)過程集成到幾片數(shù)字處理芯片上處理，從而大大簡(jiǎn)化了系統(tǒng)的調(diào)試工作。因此相對(duì)于PGC模擬電路解調(diào)，PGC數(shù)字解調(diào)具有不少優(yōu)點(diǎn):(I)數(shù)字解調(diào)的各部分工作完全由軟件完成，因此可以消除模擬解調(diào)因素引起的直流漂移問題；(2) PGC數(shù)字解調(diào)有設(shè)計(jì)相對(duì)容易、調(diào)試簡(jiǎn)單、易陣列化處理等優(yōu)點(diǎn)；(3)PGC數(shù)字化解調(diào)的數(shù)字采集系統(tǒng)采用微處理器，對(duì)原來的PGC模擬解調(diào)電路改為算法程序?qū)崿F(xiàn)，使得系統(tǒng)具有較強(qiáng)的靈活性，同時(shí)減少了模擬解調(diào)電路里的復(fù)雜因素引起的干擾噪聲，有利于檢測(cè)信號(hào)的提取；(4) PGC數(shù)字解調(diào)系統(tǒng)能達(dá)到較高的檢測(cè)精度。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的就是針對(duì)現(xiàn)有技術(shù)的不足，提供一種基于MCU的PGC數(shù)字解調(diào)電路。
[0006]一個(gè)基于MCU的PGC數(shù)字解調(diào)電路包括STM32F108xG數(shù)字處理芯片、電源電路、運(yùn)算放大電路、差分驅(qū)動(dòng)電路、第一 AD采集電路、第二 AD采集電路、DDS信號(hào)波形產(chǎn)生電路、差分運(yùn)算放大電路和干涉信號(hào)運(yùn)算放大電路。
[0007]其中本發(fā)明中電源電路土 15V的電源正負(fù)極兩端使用了二極管，避免了電源正負(fù)極接反燒毀整個(gè)電路。
[0008]電源電路包括接插件P1、第一整流二極管D1、第二整流二極管D5、第一發(fā)光二極管D2、第二發(fā)光二極管D3、第一電阻R37、第二電阻R41、第一鉭電容C50和第二鉭電容C52;
所述的接插件Pl的I腳與第二整流二極管D5的陰極連接，第二整流二極管D5的陽(yáng)極與第二鉭電容C52的負(fù)極、第二電阻R41的一端連接并作為-15V電源輸出端，第二電阻R41的另一端與第二發(fā)光二極管D3的陰極連接，第二發(fā)光二極管D3的陽(yáng)極和第二鉭電容C52的正極接地；接插件Pl的3腳與第一整流二極管Dl的陰極連接，第一整流二極管Dl的陽(yáng)極與第一鉭電容C50的正極、第一電阻R37的一端連接并作為+15V電源輸出端，第一電阻R37的另一端與第一發(fā)光二極管D2正極連接，第一發(fā)光二極管D2的負(fù)極接模擬地，第一鉭電容C50的負(fù)極接模擬地；接插件Pl的2腳接模擬地；
差分驅(qū)動(dòng)電路包括差分驅(qū)動(dòng)芯片U6、第三電阻R46、第四電阻R48、第五電阻R49、第六電阻R74、第七電阻R75、第八電阻R51、第九電阻R76、第十電阻R77、第^^一電阻R78、第十二電阻R79、第十三電阻R85、第十四電阻R86、第十五電阻R87、第十六電阻R88、第十七電阻R89、第十八電阻R90、第三鉭電容C43、第四鉭電容C45、第五鉭電容C47、第六鉭電容C42、第一陶瓷電容C44、第二陶瓷電容C46、第三陶瓷電容C48、第四陶瓷電容C49、第一測(cè)試插座TP2、第二測(cè)試插座TP3、第三測(cè)試插座TP4、第四測(cè)試插座TP5和接插件P13 ；
所述的差分驅(qū)動(dòng)芯片U6的型號(hào)為ADA4938;差分驅(qū)動(dòng)芯片U6的23腳與第六電阻R74的一端連接，第六電阻R74另一端與差分驅(qū)動(dòng)芯片U6的24腳、第五電阻R49的一端連接，第五電阻R49的另一端與第三電阻R46的一端、第四電阻R48的一端連接，第三電阻R46的另一端接模擬地，第四電阻R48的另一端與第二運(yùn)算放大芯片U2的6腳連接；差分驅(qū)動(dòng)芯片U6的2腳與第九電阻R76 —端連接，第九電阻R76另一端與I腳連接，第九電阻R76另一端與第八電阻R51 —端連接，第八電阻R51另一端與第七電阻R75 —端連接，第七電阻R75另一端接模擬地；差分驅(qū)動(dòng)芯片U6的5腳與第十電阻R77 —端連接，第十電阻R77另一端與差分驅(qū)動(dòng)芯片U6的6腳連接，第十電阻R77另一端與第^^一電阻R78 —端連接，第^^一電阻R78另一端與第十三電阻R85的一端連接，第十三電阻R85的另一端接模擬地，第i^一電阻R78另一端與第十二電阻R79的一端連接，第十二電阻R79的另一端與第一運(yùn)算放大芯片U17的6腳連接；差分驅(qū)動(dòng)芯片U6的8腳與第十六電阻R88的一端連接，第十六電阻R88的另一端與差分驅(qū)動(dòng)芯片U6的7腳連接，第十六電阻R88的另一端與第十五電阻R87一端連接，第十五電阻R87的另一端與第十四電阻R86的一端連接，第十四電阻R86另一端接模擬地；差分驅(qū)動(dòng)芯片U6的9腳與差分驅(qū)動(dòng)芯片U6的10腳連接，差分驅(qū)動(dòng)芯片U6的10腳與第三陶瓷電容C48 —端連接，第三陶瓷電容C48另一端接模擬地，差分驅(qū)動(dòng)芯片U6的9腳與第五鉭電容C47陽(yáng)極連接并接+5V電壓，第五鉭電容C47陰極接模擬地；差分驅(qū)動(dòng)芯片U6的15與差分驅(qū)動(dòng)芯片U6的16腳、第四陶瓷電容C49 一端、第六鉭電容C42陰極連接并接-5V電壓；第四陶瓷電容C49另一端、第六鉭電容C42陽(yáng)極接模擬地，差分驅(qū)動(dòng)芯片U6的11腳與差分驅(qū)動(dòng)芯片U6的17腳與接插件P13的I腳連接，接插件P13的2腳接模擬地；差分驅(qū)動(dòng)芯片U6的14腳與第十八電阻R90 —端連接，第十八電阻R90另一端接+5V的電壓；差分驅(qū)動(dòng)芯片U6的12、13、18、19腳依次與第四測(cè)試插座TP5、第三測(cè)試插座TP4、第二測(cè)試插座TP3、第一測(cè)試插座TP2連接；差分驅(qū)動(dòng)芯片U6的20腳與第十七電阻R89 —端連接，第十七電阻R89另一端接+5V的電壓；差分驅(qū)動(dòng)芯片U6的21腳與差分驅(qū)動(dòng)芯片U6的22腳、第四鉭電容C45的陰極、第二陶瓷電容C46的一端連接并接-5V電壓，第四鉭電容C45的陽(yáng)極和第二陶瓷電容C46的另一端接模擬地；差分驅(qū)動(dòng)芯片U6的4腳與差分驅(qū)動(dòng)芯片U6的3腳、第一陶瓷電容C44 一端、第三鉭電容C43的陽(yáng)極連接并接+5V電壓，第一陶瓷電容C44另一端接模擬地，第三鉭電容C43的陰極接模擬地；差分驅(qū)動(dòng)芯片U6的18、19腳分別與AD采集芯片UlO的43、39腳連接；差分驅(qū)動(dòng)芯片U6的12、13腳分別與AD采集芯片U12的43、39腳連接； 第一 AD采集電路與第二 AD采集電路結(jié)構(gòu)完全一致，文中僅敘述第一 AD采集電路；第二 AD采集電路的采集芯片為AD采集芯片U12 ；
第一 AD采集電路包括基準(zhǔn)電壓芯片U9、AD采集芯片U10、第七鉭電容C56、第八鉭電容C77、第九鉭電容C79、第十鉭電容C94、第五陶瓷電容C57、第六陶瓷電容C75、第七陶瓷電容C76、第八陶瓷電容C78、第九陶瓷電容C80、第十陶瓷電容C95、第十九電阻R59、第二十電阻R82、第二^^一電阻R80、第二十二電阻R61、第一滑動(dòng)變阻R81、第五測(cè)試插座TP6;所述的AD采集芯片UlO的型號(hào)為AD7621 ;基準(zhǔn)電壓芯片U9的型號(hào)為ADR431 ；
AD采集芯片UlO的37腳與第五測(cè)試插座TP6、第七陶瓷電容C76的一端、第六陶瓷電容C75 —端、第一滑動(dòng)變阻R81的一個(gè)固定端、基準(zhǔn)電壓芯片U9的6腳連接，AD采集芯片UlO的38腳與第七陶瓷電容C76另一端連接并接模擬地，第六陶瓷電容C75另一端與第十九電阻R59的一端連接，第十九電阻R59的另一端與基準(zhǔn)電壓芯片U9的7腳連接，基準(zhǔn)電壓芯片U9的6腳與第一滑動(dòng)變阻R81的一端連接，第一滑動(dòng)變阻R81的活動(dòng)端與第二十電阻R82 —端連接，第二十電阻R82另一端與基準(zhǔn)電壓芯片U9的5腳連接，第一滑動(dòng)變阻R81的另一個(gè)固定端與第二 ^ 電阻R80 —端連接，第二 ^ 電阻R80另一端與基準(zhǔn)電壓芯片U9的4腳連接并接模擬地，基準(zhǔn)電壓芯片U9的2腳與第七鉭電容C56陽(yáng)極、第五陶瓷電容C57 —端連接并接+5V電壓，第七鉭電容C56陰極、第五陶瓷電容C57另一端接模擬地，基準(zhǔn)電壓芯片U9的1、8、3腳架空；AD采集芯片UlO的1、4、8、31、32、34、36、41、42、20、30、17腳接數(shù)字地；AD采集芯片UlO的5腳與AD采集芯片UlO的6腳、AD采集芯片UlO的7腳、第二十二電阻R61—端連接，第二十二電阻R61另一端接2.5V的電壓；AD采集芯片UlO的2腳與AD采集芯片UlO的44腳、第八鉭電容C77的陽(yáng)極、第八陶瓷電容C78的一端連接并接2.5V電壓，第八鉭電容C77的陰極、第八陶瓷電容C78的另一端接模擬地;AD采集芯片UlO的19腳與第九鉭電容C79陽(yáng)極、第九陶瓷電容C80 —端連接，第九鉭電容C79陰極、第九陶瓷電容C80另一端接模擬地，第九鉭電容C79陽(yáng)極、第九陶瓷電容C80 —端接2.5V