高精度逐次逼近型模數(shù)轉(zhuǎn)換器及其基于dnl的性能提升方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于數(shù)模轉(zhuǎn)換器技術(shù)領(lǐng)域，具體涉及一種高精度逐次逼近型模數(shù)轉(zhuǎn)換器及 其基于DNL的性能提升方法。
【背景技術(shù)】
[0002] 逐次逼近型A/D轉(zhuǎn)換器通常包含比較器、電容陣列、逐次逼近寄存器和控制邏輯 電路，這些電路模塊中多數(shù)為數(shù)字電路；因此，隨著工藝尺寸的縮小，逐次逼近型A/D轉(zhuǎn)換 器開始展現(xiàn)其先天的結(jié)構(gòu)優(yōu)勢，其中的數(shù)字電路隨工藝尺寸的縮小，不但速度越來越快、功 耗越來越低，而且面積也越來越小，這與現(xiàn)代電子產(chǎn)品低功耗、小型化的需求一致。當(dāng)然，其 中的模擬電路也同樣面臨工藝尺寸縮小帶來的增益下降和功耗增加的問題，但綜合來看， 利大于弊。因此，逐次逼近型結(jié)構(gòu)成為了近年來國際研宄的熱點(diǎn)。
[0003] 逐次逼近型A/D轉(zhuǎn)換器目前的研宄主要集中在中低精度，高精度方面的研宄比較 少，原因是由于工藝偏差的存在，電容陣列失配誤差導(dǎo)致高精度逐次型A/D轉(zhuǎn)換器的線性 度下降、信噪比降低，因此，電容陣列失配誤差成為制約高精度逐次逼近型A/D轉(zhuǎn)換器性能 的一個關(guān)鍵限制因素。本發(fā)明的發(fā)明人研宄發(fā)現(xiàn)，將傳統(tǒng)的用于逐次逼近型A/D轉(zhuǎn)換器的 電容陣列失配誤差測量和校正方法，應(yīng)用于高精度逐次逼近型A/D轉(zhuǎn)換器時，會存在以下 問題：
[0004] 1、結(jié)構(gòu)問題：
[0005] 在傳統(tǒng)結(jié)構(gòu)的逐次逼近型A/D轉(zhuǎn)換器中，如果采用數(shù)字校正方法，記錄每個電容 的實(shí)際權(quán)重，即使能夠正確測量每個電容的實(shí)際權(quán)重，但是，在高位權(quán)重大于剩余所有位權(quán) 重之和加 lLSB(Least Significant Bit，最低有效位）時，會出現(xiàn)失碼現(xiàn)象。例如，一個 4bit的A/D轉(zhuǎn)換器，實(shí)際權(quán)重為（9, 3, 2,1)，則輸入輸出對應(yīng)關(guān)系為：
[0006]
【主權(quán)項(xiàng)】
1. 一種高精度逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，包括冗余權(quán)重電容陣列、比較器、 編碼重建電路、權(quán)重存儲電路和控制邏輯電路；其中， 所述冗余權(quán)重電容陣列接收外部輸入電壓Vin+和Vin-，在所述控制邏輯電路的控制 下，產(chǎn)生輸出電壓V〇ut+和Vout-，并送入所述比較器進(jìn)行比較，根據(jù)比較器的比較結(jié)果， 在所述控制邏輯電路的控制下，依次控制每位電容參與電壓加減運(yùn)算，重新產(chǎn)生輸出電壓 Vout+和Vout-，送入比較器進(jìn)行比較，如此循環(huán)，直到最后一位電容完成電壓加減運(yùn)算，冗 余權(quán)重電容陣列結(jié)合權(quán)重存儲電路，實(shí)現(xiàn)電容失配誤差數(shù)字校正，避免模數(shù)轉(zhuǎn)換器失碼； 所述比較器比較所述冗余權(quán)重電容陣列的輸出電壓V〇ut+和Vout-，若Vout+大于Vout-，比較器輸出為1，否則，比較器輸出為0 ; 所述編碼重建電路根據(jù)比較器輸出結(jié)果和所述權(quán)重存儲電路中根據(jù)面L提取的實(shí)際 電容權(quán)重，計(jì)算逐次逼近型模數(shù)轉(zhuǎn)換器的輸出碼； 所述權(quán)重存儲電路存儲根據(jù)D化提取的實(shí)際電容權(quán)重； 所述控制邏輯電路控制所述冗余權(quán)重電容陣列在采樣階段采集輸入電壓，W及在轉(zhuǎn)換 階段根據(jù)比較器輸出結(jié)果控制冗余權(quán)重電容陣列的相應(yīng)權(quán)重電容實(shí)現(xiàn)電壓加減運(yùn)算。
2. 根據(jù)權(quán)利要求1所述的高精度逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，所述冗余權(quán)重 電容陣列包括n位有效電容和至少r位冗余電容，每1位有效電容和冗余電容包含的電容 個數(shù)均為2的整數(shù)倍；其中，第n位有效電容為C。，第n-1位有效電容為Cw，…，第1位有 效電容為C。為最高權(quán)重有效電容且權(quán)重為W。，Cl為最低權(quán)重有效電容且權(quán)重為W1;第r 位冗余電容為C't，第r-1位冗余電容為C't_i，…，第1位冗余電容為C' 1，C't為最高權(quán)重 冗余電容且權(quán)重為r,，C' 1為最低權(quán)重冗余電容且權(quán)重為r1，所述冗余權(quán)重電容陣列可包 含C't，…，C'1中一位或多位冗余電容進(jìn)行模數(shù)轉(zhuǎn)換，且每一個冗余權(quán)重的冗余電容至少有 一位。
3. 根據(jù)權(quán)利要求2所述的高精度逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，所述冗余電容 位于與其權(quán)重相同的有效電容之后。
4. 根據(jù)權(quán)利要求2所述的高精度逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，工藝和電路結(jié) 構(gòu)決定的電容失配誤差最大值為個LSB，則所述冗余權(quán)重電容陣列需要的最小冗 余權(quán)重個數(shù)為Nr_mh= 1 +log2(Nmk"teh_mJ。
5. 根據(jù)權(quán)利要求1所述的高精度逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，所述冗余權(quán)重 電容陣列和比較器同時采用差分結(jié)構(gòu)連接或同時采用單端結(jié)構(gòu)連接。
6. -種基于面L的性能提升方法，該方法適于權(quán)利要求1-5中任一項(xiàng)所述的高精度逐 次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，該方法包括W下步驟： 冗余權(quán)重電容陣列接收外部輸入電壓Vin+和Vin-進(jìn)行采樣，采樣后產(chǎn)生輸出電壓Vout+和Vout-，并送入比較器進(jìn)行比較； 比較器比較輸出電壓V〇ut+和Vout-，得到比較輸出結(jié)果； 根據(jù)比較輸出結(jié)果，控制邏輯電路控制冗余權(quán)重電容陣列的相應(yīng)權(quán)重電容進(jìn)行電壓加 減運(yùn)算，并重新產(chǎn)生輸出電壓V〇ut+和Vout-，送入比較器進(jìn)行比較，如此循環(huán)，直到最低權(quán) 重位電容完成電壓加減運(yùn)算，冗余權(quán)重電容陣列結(jié)合權(quán)重存儲電路，實(shí)現(xiàn)電容失配誤差數(shù) 字校正，避免模數(shù)轉(zhuǎn)換器失碼； 編碼重建電路存儲每次比較輸出結(jié)果，并讀取權(quán)重存儲電路中根據(jù)面L提取的實(shí)際電 容權(quán)重，計(jì)算出逐次逼近型模數(shù)轉(zhuǎn)換器的輸出碼。
7. 根據(jù)權(quán)利要求6所述的基于面L的性能提升方法，其特征在于，所述冗余權(quán)重電容 陣列采樣后，輸出電壓V〇ut+等于eVin+，輸出電壓Vout-等于eVin-，比較器比較輸出電 壓Vout+和Vout-的第1次輸出，得到比較輸出結(jié)果D。;根據(jù)比較輸出結(jié)果D。，控制邏輯電 路控制有效電容C。進(jìn)行電壓加減運(yùn)算，得到Vout+和Vout-的第2次輸出；比較器比較輸 出電壓Vout+和Vout-的第2次輸出，得到比較輸出結(jié)果0。_1，如此循環(huán)，直到最低權(quán)重位電 容完成電壓加減運(yùn)算。
8. 根據(jù)權(quán)利要求7所述的基于面L的性能提升方法，其特征在于， 若所述比較輸出結(jié)果D。為1，則第n位有效電容運(yùn)算后的輸出電壓為：
旨所述比較輸出結(jié)果D。為0,則第n 位有效電容運(yùn)算后的輸出電壓為
C。，C"_i，…，Cr，C'r，C…C'r_i，…，Ci，C'浪順序依次進(jìn)行電壓加減運(yùn)算；其中0為采樣 電容之和與所有電容之和的比值.
9. 根據(jù)權(quán)利要求6所述的基于面L的性能提升方法，其特征在于，所述編碼重建電路采 用如下公式計(jì)算逐次逼近型模數(shù)轉(zhuǎn)換器的輸出碼： D?；?WnDn+Wn_iDn_i+ ... +WA+W'rDV... +WA+W'iD' 1 其中，Wn，Wn_i，…，Wr，W'r，…，Wi，W'i為權(quán)重存儲電路中存儲的電容權(quán)重，Dn，Dn_i，…，Dr，D'r，…，Di，D' 1為比較器的比較輸出結(jié)果。
10. 根據(jù)權(quán)利要求6所述的基于面L的性能提升方法，其特征在于，所述權(quán)重存儲電路 中存儲的根據(jù)〇化提取的實(shí)際電容權(quán)重的提取包括如下步驟： 設(shè)置權(quán)重存儲電路中的電容權(quán)重初始值為理想權(quán)重； 關(guān)閉所有冗余電容，然后進(jìn)行A/D轉(zhuǎn)換，得到編碼重建電路的第一輸出序列碼； 根據(jù)第一輸出序列碼，計(jì)算模數(shù)轉(zhuǎn)換器的第一D化序列； 根據(jù)第一面L序列，提取有效電容的實(shí)際權(quán)重； 關(guān)閉所有冗余電容對應(yīng)的有效電容，然后進(jìn)行A/D轉(zhuǎn)換，得到編碼重建電路的第二輸 出序列碼； 根據(jù)第二輸出序列碼，計(jì)算模數(shù)轉(zhuǎn)換器的第二D化序列； 根據(jù)第二面L序列，提取冗余電容的實(shí)際權(quán)重。
11. 根據(jù)權(quán)利要求10所述的基于〇化的性能提升方法，其特征在于，所述設(shè)置權(quán)重存儲 電路中的電容權(quán)重初始值為理想權(quán)重具體包括： 有效位權(quán)重設(shè)置，第j位有效位權(quán)重Wj.= 2W，其中j= 1，2,. ..，n; 冗余位權(quán)重設(shè)置，第k位冗余位權(quán)重W'k=Wk= 2k-i，其中k= 1，2,. . .，r。
12. 根據(jù)權(quán)利要求10所述的基于面L的性能提升方法，其特征在于，所述根據(jù)第一面L 序列，提取有效電容的實(shí)際權(quán)重具體包括如下步驟： 根據(jù)第一面L序列，還原得到模數(shù)轉(zhuǎn)換器的輸入輸出關(guān)系：
，其中，Ah(X)為數(shù)字碼X對應(yīng)的模擬輸入電壓增量； 提取第n位有效電容的權(quán)重
1其 中，N,(n)為工藝失配決定的舍棄點(diǎn)個數(shù)；假設(shè)工藝偏差決定的最大失配為e%，則第n位電 容權(quán)重計(jì)算中，N>)為2"與e%之積取整；N? =int(2D?e% ); 提取第n-1位有效電容的權(quán)重W"_i;
其中，Ne(n-l) =int(2n-i?e% ); 提取第m位有效電容的權(quán)重Wm;
如此循環(huán)，提取第m位電容后剩余的所有電容權(quán)重； 若由于工藝偏差確定第m位電容W后的電容權(quán)重不影響電容陣列的單調(diào)性，則權(quán)重小 于Wm的電容失配誤差可W忽略，則其權(quán)重為理想權(quán)重。
13. 根據(jù)權(quán)利要求10所述的基于面L的性能提升方法，其特征在于，所述根據(jù)第二面L 序列，提取冗余電容的實(shí)際權(quán)重具體包括如下步驟： 根據(jù)第二面L序列，還原得到模數(shù)轉(zhuǎn)換器的輸入輸出關(guān)系：
，其中，A'h(x)為數(shù)字碼X對應(yīng)的模擬輸入電壓增量； 提取第r'位冗余電容的權(quán)重Wf.:
如此循環(huán)，提取第r'位電容后剩余的所有電容權(quán)重； 若由于工藝偏差確定第m位電容W后的電容權(quán)重不影響電容陣列的單調(diào)性，則權(quán)重小 于Wm，的電容失配誤差可W忽略，則其權(quán)重為理想權(quán)重。
14.根據(jù)權(quán)利要求10所述的基于0化的性能提升方法，其特征在于，所述方法進(jìn)一步包 括W下步驟： 將提取的實(shí)際權(quán)重寫入所述權(quán)重存儲電路； 打開所有的有效電容和冗余電容，使它們都參與A/D轉(zhuǎn)換； 進(jìn)行A/D轉(zhuǎn)換，利用實(shí)際權(quán)重得到正確輸出碼。
【專利摘要】本發(fā)明提供一種高精度逐次逼近型模數(shù)轉(zhuǎn)換器，包括冗余權(quán)重電容陣列、比較器、編碼重建電路、權(quán)重存儲電路和控制邏輯電路；冗余權(quán)重電容陣列在采樣階段采集輸入電壓，產(chǎn)生輸出電壓，以及在轉(zhuǎn)換階段根據(jù)比較器輸出結(jié)果控制冗余權(quán)重電容陣列的相應(yīng)權(quán)重電容實(shí)現(xiàn)電壓加減運(yùn)算，比較器比較冗余權(quán)重電容陣列的輸出電壓，編碼重建電路根據(jù)比較器輸出結(jié)果和權(quán)重存儲電路中的電容權(quán)重，計(jì)算逐次逼近型模數(shù)轉(zhuǎn)換器的輸出碼，權(quán)重存儲電路存儲電容權(quán)重，控制邏輯電路控制冗余權(quán)重電容陣列的采樣和轉(zhuǎn)換階段。本發(fā)明還提供一種基于DNL的適于模數(shù)轉(zhuǎn)換器的性能提升方法。本發(fā)明采用帶有冗余權(quán)重的電容陣列，實(shí)現(xiàn)了電容失配誤差的數(shù)字校正，提升了轉(zhuǎn)換速度和線性度。
【IPC分類】H03M1-38
【公開號】CN104796149
【申請?zhí)枴緾N201510258874
【發(fā)明人】李婷, 胡剛毅, 蔣和全, 李儒章, 黃正波, 張勇, 陳光炳, 王育新, 付東兵
【申請人】中國電子科技集團(tuán)公司第二十四研究所
【公開日】2015年7月22日
【申請日】2015年5月20日