多通道存儲器模塊的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例一般地關(guān)于計算設(shè)備并且更具體地關(guān)于存儲器模塊設(shè)計和接口。
【背景技術(shù)】
[0002]諸如雙列直插式存儲器模塊(DIMM)之類的存儲器模塊被計算設(shè)備用于數(shù)據(jù)的存儲和檢索。諸如小型雙列直插式存儲器模塊(SODIMM)之類的具有減小的形狀因子的DMM被移動計算設(shè)備所使用。
[0003]隨著移動計算設(shè)備在形狀因子方面減小，存儲器模塊和諸如跨裝DMM插口之類的存儲器模塊耦合解決方案限制設(shè)備大小可以減小多少。當(dāng)前的存儲器模塊耦合解決方案僅支持每個模塊一個通道，增加主設(shè)備的母板的尺寸，并且要求主設(shè)備的母板具有切口。所需要的是一種存儲器模塊耦合解決方案，其不影響主母板的尺寸并且允許更高效的存儲器模塊設(shè)計解決方案。
【附圖說明】
[0004]以下描述包括具有通過本發(fā)明的實(shí)施例的實(shí)現(xiàn)方式的示例給出的圖示的附圖的討論。圖應(yīng)當(dāng)以示例的方式而非限制的方式來理解。如本文所使用的，對一個或多個“實(shí)施例”的提及要被理解為描述包括在本發(fā)明的至少一個實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。因此，出現(xiàn)在本文中的諸如“在一個實(shí)施例中”或“在替換實(shí)施例中”之類的短語描述本發(fā)明的各種實(shí)施例和實(shí)現(xiàn)方式，并且不一定都是指相同的實(shí)施例。然而，它們也不一定相互排斥。
[0005]圖1是根據(jù)本發(fā)明的實(shí)施例的存儲器模塊和存儲器模塊耦合組件的圖示。
[0006]圖2A和2B是根據(jù)本發(fā)明的實(shí)施例的存儲器模塊耦合組件的圖示。
[0007]圖3是根據(jù)本發(fā)明的實(shí)施例的存儲器模塊和存儲器模塊耦合組件的圖示。
[0008]圖4是根據(jù)本發(fā)明的實(shí)施例的存儲器模塊和存儲器模塊耦合組件的圖示。
[0009]圖5是利用本發(fā)明的實(shí)施例的設(shè)備的框圖。
[0010]以下描述某些細(xì)節(jié)和實(shí)現(xiàn)方式，包括可以描繪以下描述的一些或全部實(shí)施例的圖的描述以及討論本文所呈現(xiàn)的發(fā)明概念的其它潛在實(shí)施例或?qū)崿F(xiàn)方式。以下提供本發(fā)明的實(shí)施例的概述，其后是參考附圖的更加詳細(xì)的描述。
【具體實(shí)施方式】
[0011]本發(fā)明的實(shí)施例描述具有相比于現(xiàn)有技術(shù)解決方案的減小的形狀因子的存儲器模塊和存儲器模塊耦合解決方案。本發(fā)明的實(shí)施例包括具有從存儲器模塊的存儲器芯片/模塊/設(shè)備的通道接收信號數(shù)據(jù)的存儲器總線的母板(在本文中可替換地稱為“主板”)印刷電路板(PCB)。所述母板PCB還包括多個電氣接觸件，其電氣耦合到存儲器總線，以用于將存儲器模塊通信耦合到PCB。為了將存儲器模塊牢固地耦合到PCB，本發(fā)明的實(shí)施例還包括包含多個電氣接觸件的接收外殼(在本文中可替換地稱為“模塊連接器”或“DIMM連接器”以用于利用雙列直插式連接器的實(shí)施例)，其中接收外殼包括小于或等于存儲器模塊的高度的高度。
[0012]本發(fā)明的實(shí)施例還描述一種多通道存儲器模塊，其具有含有多個側(cè)的存儲器卡外殼、包括在外殼中的第一多個存儲器芯片/模塊/設(shè)備、包括在外殼中的第二多個存儲器芯片/模塊/設(shè)備、用于將第一多個存儲器芯片/模塊/設(shè)備耦合到母板PCB的存儲器模塊連接器的第一多個存儲器模塊電氣端子以及用于將第二多個存儲器芯片/模塊/設(shè)備耦合到母板PCB的存儲器模塊連接器的第二多個存儲器模塊電氣端子。在本發(fā)明的實(shí)施例中，以上描述的第一和第二多個存儲器模塊電氣端子布置在外殼的不同側(cè)上，從而使得母板PCB能夠在耦合到單個存儲器模塊的同時與多個存儲器通道對接。如在以下進(jìn)一步詳細(xì)描述的，根據(jù)本發(fā)明的實(shí)施例的多通道存儲器模塊不限于雙列直插式配置(即雙列直插式存儲器模塊(DIMM)配置)。
[0013]在以下描述中闡述大量特定細(xì)節(jié)以提供對實(shí)施例的透徹理解。然而，相關(guān)領(lǐng)域技術(shù)人員將認(rèn)識到，本文所描述的技術(shù)可以在沒有特定細(xì)節(jié)中的一個或多個的情況下，或者在利用其它方法、組件、材料等的情況下實(shí)踐。在其它實(shí)例中，未詳細(xì)示出或描述眾所周知的結(jié)構(gòu)、材料或操作以避免使某些方面模糊。
[0014]遍及本說明書對“一個實(shí)施例”或“實(shí)施例”的提及意味著結(jié)合實(shí)施例描述的特定特征、結(jié)構(gòu)或特性包括在本發(fā)明的至少一個實(shí)施例中。因此，短語“在一個實(shí)施例中”或者“在實(shí)施例中”遍及本說明書在各種地方中的出現(xiàn)不一定都是指相同的實(shí)施例。另外，特定特征、結(jié)構(gòu)或特性可以以任何合適的方式組合在一個或多個實(shí)施例中。
[0015]圖1是根據(jù)本發(fā)明的實(shí)施例的存儲器模塊和存儲器模塊耦合組件的圖示。在該實(shí)施例中，存儲器單元100包括PCB存儲器外殼卡102、存儲器芯片/模塊(在本文中可替換地稱為“設(shè)備”)的陣列104和用于提供到主計算設(shè)備(以下描述)的計算機(jī)接口信號的連接的存儲器單元電氣輸入/輸出(I/O)端子106。在該實(shí)施例中，存儲器單元100可以包括DIMM或任何其它存儲器模塊配置。
[0016]在該實(shí)施例中，電氣I/O端子106布置在存儲器外殼卡102的一個外側(cè)上。所述電氣I/O端子(在本文中可替換地稱為“墊”或“引腳”)沿存儲器外殼卡上的內(nèi)部通信通路(未示出)電氣耦合到存儲器芯片/模塊的電氣端子。
[0017]存儲器模塊100的所述模塊/芯片可以包括任何形式的隨機(jī)存取存儲器(RAM)，諸如動態(tài)隨機(jī)存取存儲器(DRAM)、同步DRAM (SDRAM)或靜態(tài)隨機(jī)存取存儲器(SRAM)，并且可以由任何類型的存儲器單元形成，諸如硅存儲器單元、相變存儲器(PCM)、包括相變存儲器單元和開關(guān)的陣列的PCM(PCMS)、基于硅納米線的非易失性存儲器單元、鐵電晶體管隨機(jī)存取存儲器(FeTRAM)(即具有“鐵電”聚合物的硅納米線，所述“鐵電”聚合物為施加電場時切換極性的材料)等。
[0018]在該圖示和以下描述的其它圖示中，在存儲器模塊上圖示的電氣I/O端子的數(shù)目僅僅出于說明目的，并且不意指描述或限制根據(jù)本發(fā)明的實(shí)施例的存儲器模塊上的I/o接觸件的數(shù)目。例如，本發(fā)明的實(shí)施例可以利用具有沿卡邊緣布置的一百四十四個電氣端子的存儲器模塊，如本領(lǐng)域中通常使用的那樣。已經(jīng)僅僅出于圖示清楚性的目的而選擇了所圖示的存儲器模塊上的電氣I/o端子的數(shù)量。
[0019]存儲器模塊100經(jīng)由耦合組件(即存儲器模塊連接器)152牢固地耦合到計算設(shè)備母板(即主板)PCB 150 (即安裝在其上)，所述耦合組件還將存儲器模塊電氣I/O端子106導(dǎo)電地耦合到主計算設(shè)備的計算機(jī)接口信號，從而允許去往/來自存儲器模塊100的模塊104的數(shù)據(jù)的存儲和檢索。如在本領(lǐng)域中一般理解的，主設(shè)備(未示出)的存儲器控制器使用例如與芯片選擇(CS)信號組合的I/O信號與存儲器模塊100通信以讀取和寫入到存儲器模塊的所選存儲器芯片/模塊。
[0020]如該實(shí)施例中所示，存儲器模塊100被示出為平放在PCB 150上，使得存儲器模塊的z高度在安裝時向計算設(shè)備PCB增加附加的z高度。在其它實(shí)施例中，PCB 150可以包括切口以容納存儲器模塊100以便減小或消除在該實(shí)施例中示出的附加z高度?，F(xiàn)有技術(shù)解決方案利用跨裝存儲器模塊插口連接器，其中存儲器模塊之下的母板必須被切開?？商鎿Q的現(xiàn)有技術(shù)解決方案是“存儲器下到母板上”。這些現(xiàn)有技術(shù)解決方案的缺點(diǎn)在于它們限制可配置性，它們增加對制造商的存貨成本，并且它們由于更低體積而導(dǎo)致更高組件成本?，F(xiàn)有技術(shù)存儲器模塊耦合解決方案在母板上還占用更多空間，這約束單側(cè)板設(shè)計。本發(fā)明的實(shí)施例通過支持一個或多個通道存儲器模塊并且以相比于當(dāng)前解決方案的不同的存儲器模塊形狀因子來消除以上限制。
[0021]如圖1中所示，存儲器模塊耦合組件152具有小于(或等于)存儲器模塊100的z高度；因此，根據(jù)本發(fā)明的實(shí)施例的耦合組件在被用于將存儲器模塊牢固地耦合(即安裝)到PCB時不向移動計算設(shè)備PCB增加高度。
[0022]在該實(shí)施例中，