D/a變換裝置、d/a變換方法以及電子樂器的制造方法
【專利說明】D/A變換裝置、D/A變換方法以及電子樂裔
[0001]相關(guān)申請的交叉引用
[0002]本申請主張以2014年3月20日申請的日本專利申請N0.2014-058360為基礎(chǔ)的優(yōu)先權(quán)，該基礎(chǔ)申請的內(nèi)容全部包含于本申請。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及例如適于電子樂器等的D/A變換裝置、D/A變換方法、以及D/A變換裝置的電子樂器。
【背景技術(shù)】
[0004]一直以來，為了提高可聽頻帶的SN比，已知有使用了 ΛΣ調(diào)制器的D/A變換裝置，該△ Σ調(diào)制器具有使量化噪聲向高頻側(cè)位移的噪聲修整效果。作為這種裝置，例如在日本專利第4888837號公報中公開了一種D/A變換裝置，具有:Λ Σ調(diào)制器，根據(jù)第I時鐘對輸入信號進行Δ Σ調(diào)制并產(chǎn)生Λ Σ調(diào)制輸出；定時發(fā)生器，基于第I時鐘和與該第I時鐘不同步的第2時鐘而發(fā)生開始信號和完成信號，該開始信號表示作為△ Σ調(diào)制器的每個樣本的處理時間來分配的時隙開始，該完成信號表示△ Σ調(diào)制器的△ Σ調(diào)制處理完成；以及輸出變換部，根據(jù)定時發(fā)生器發(fā)生的開始信號和完成信號，將從△ Σ調(diào)制器與第I時鐘同步輸出的Δ Σ調(diào)制輸出變換為與第2時鐘同步的輸出信號(PWM輸出信號)，該D/A變換裝置能夠容易搭載在ASIC(面向特定用途的IC)和FPGA(門陣列)等上位系統(tǒng)中，而且能夠規(guī)避抖動(時間軸誤差)的影響，而不會導致裝置結(jié)構(gòu)復(fù)雜。
[0005]但是，如上述日本專利第4888837號公報公開的內(nèi)容所示，在并用Λ Σ調(diào)制和PWM(脈沖寬度調(diào)制)的D/A變換裝置中，存在如下所述的問題。以下，參照圖7?圖9進行說明。
[0006]通常，在由數(shù)字電路構(gòu)成的D/A變換裝置和作為其后級的模擬電路部之間的接口，設(shè)置有作為輸出元件的緩沖器并將從D/A變換裝置輸出的PWM輸出信號向后級模擬電路部供給。
[0007]驅(qū)動PWM輸出信號的緩沖器中，如圖7Α所示，引入電流而從“H”電平上拉到“L”電平的驅(qū)動特性，與如圖7Β所示，吐出電流而從“L”電平下拉到“H”電平的驅(qū)動特性不同。ΒΡ，緩沖器的從“H”電平向“L”電平迀移的驅(qū)動能力和從“L”電平向“H”電平迀移的驅(qū)動能力不同。
[0008]但是，D/A變換裝置為了進行理想的動作，希望如圖8所示，與迀移前電壓無關(guān)地使“引入”電流量(圖8中斜線區(qū)域a)和“吐出”電流量(圖8中斜線區(qū)域b) —致，如上所述，當下拉/上拉驅(qū)動特性(驅(qū)動能力)不同時，如圖9所示，從“L”電平向“H”電平迀移時延遲時間Atl與從“H”電平向“L”電平迀移時的延遲時間Λ t2不同，由此，導致PWM輸出信號中的占空比(duty)誤差，結(jié)果是變換精度劣化。

【發(fā)明內(nèi)容】

[0009]本發(fā)明是鑒于上述情況而做出的，目的在于提供一種能夠排除PWM輸出信號的占空比誤差而提高變換精度的D/A變換裝置、D/A變換方法及電子樂器。
[0010]為了達成上述目的，本發(fā)明D/A變換裝置的特征在于，具有:減法器，數(shù)字數(shù)據(jù)輸入該減法器；Λ Σ調(diào)制器，對從所述減法器輸出的數(shù)字數(shù)據(jù)進行Λ Σ調(diào)制；量化器，對所述Δ Σ調(diào)制器的輸出進行量化；PWM輸出器，輸出脈沖寬度調(diào)制信號，該脈沖寬度調(diào)制信號具有基于由所述量化器量化后的輸出的占空比；以及輸出元件，輸出模擬信號，該模擬信號具有與來自所述PWM輸出器的脈沖寬度調(diào)制信號的占空比對應(yīng)的電平，所述量化器根據(jù)所述Δ Σ調(diào)制器的輸出，從存儲器讀出因為所述輸出元件的驅(qū)動特性而產(chǎn)生的所述脈沖寬度調(diào)制信號的誤差部分，并提供給所述減法器，并且，所述減法器從所述輸入的數(shù)字數(shù)據(jù)減去所述脈沖寬度調(diào)制信號的誤差部分后提供給所述Δ Σ調(diào)制器。。
[0011]并且，本發(fā)明D/A變換方法，是由D/A變換裝置執(zhí)行的方法，該D/A變換裝置具有:減法器，數(shù)字數(shù)據(jù)輸入該減法器；△ Σ調(diào)制器，對從所述減法器輸出的數(shù)字數(shù)據(jù)進行Λ Σ調(diào)制；量化器，對所述Δ Σ調(diào)制器的輸出進行量化；PWM輸出器，輸出脈沖寬度調(diào)制信號，該脈沖寬度調(diào)制信號具有基于所述量化后的所述Δ Σ調(diào)制器的輸出的占空比；以及輸出元件，輸出模擬信號，該模擬信號具有與來自所述PWM輸出器的脈沖寬度調(diào)制信號的占空比對應(yīng)的電平，所述D/A變換方法中，所述量化器根據(jù)所述△ Σ調(diào)制器的輸出，從存儲器讀出因為所述輸出元件的驅(qū)動特性而產(chǎn)生的所述脈沖寬度調(diào)制信號的誤差部分，并提供給所述減法器，所述減法器從所述輸入的數(shù)字數(shù)據(jù)減去所述脈沖寬度調(diào)制信號的誤差部分后提供給所述Δ Σ調(diào)制器。
【附圖說明】
[0012]圖1是表示本發(fā)明一實施方式的全體結(jié)構(gòu)的塊圖。
[0013]圖2是表示D/A變換器17的結(jié)構(gòu)的塊圖。
[0014]圖3是表示Δ Σ調(diào)制器30的結(jié)構(gòu)的塊圖。
[0015]圖4是表示從PWM輸出器50輸出的脈沖寬度數(shù)據(jù)(PWM輸出信號)的圖。
[0016]圖5是表示量化器40的結(jié)構(gòu)的塊圖。
[0017]圖6是用于說明反饋值FBVO?FBV4的曲線圖。
[0018]圖7是表示緩沖器下拉/上拉驅(qū)動特性的一例的曲線圖。
[0019]圖8是表示緩沖器的“引入”電流量(斜線區(qū)域a)和“吐出”電流量(斜線區(qū)域b)的圖。
[0020]圖9是表示PWM輸出信號中產(chǎn)生的延遲時間Atl以及延遲時間At2的圖。
【具體實施方式】
[0021]以下，參照圖面對本發(fā)明的實施方式進行說明。圖1是表示具備本發(fā)明的一實施方式的DA變換裝置(DA變換器17)的電子樂器100的全體結(jié)構(gòu)的塊圖。在該圖中，CPUlO根據(jù)從開關(guān)部11輸出的開關(guān)事件設(shè)定裝置各部的處理動作，或者指示音源部16生成對應(yīng)于從鍵盤部13輸出的演奏信息的樂音。并且，CPUlO在電源關(guān)閉后的初始化時，從RAM15的數(shù)據(jù)區(qū)域?qū)㈤撝禂?shù)據(jù)(閾值THO?TH4)和反饋數(shù)據(jù)FBV群傳送給量化器40 (后述)。
[0022]開關(guān)部11由設(shè)置在操作面板上的電源開關(guān)和音色選擇開關(guān)等構(gòu)成，產(chǎn)生與開關(guān)操作對應(yīng)的種類的開關(guān)事件。開關(guān)部11產(chǎn)生的開關(guān)事件被取入CPU10。顯示部12由液晶顯示面板等構(gòu)成，在CPUlO的控制下，在畫面上顯示裝置各部的設(shè)定狀態(tài)和動作狀態(tài)等。鍵盤部13產(chǎn)生演奏信息并提供給CPU10，該演奏信息包含與按鍵離鍵操作(演奏操作)對應(yīng)的鍵落/鍵起事件、音符編號(或鍵編號)以及速度。
[0023]R0M14存儲上述CPUlO執(zhí)行的各種程序。RAM15具備工作區(qū)域和數(shù)據(jù)區(qū)域。在RAMl5的工作區(qū)域，臨時存儲用于CPUlO處理的各種寄存器、標志數(shù)據(jù)。數(shù)據(jù)區(qū)域中存放向后述的量化器40傳送的閾值數(shù)據(jù)(閾值THO?TH4)以及反饋數(shù)據(jù)FBV群。后面將對閾值數(shù)據(jù)(閾值THO?TH4)和反饋數(shù)據(jù)FBV群的含義進行說明。音源部16具有以周知的波形存儲器讀出方式構(gòu)成的多個發(fā)音聲道，根據(jù)從CPUlO提供的音符開/音符關(guān)事件而產(chǎn)生樂音波形數(shù)據(jù)W。
[0024]DA變換器17將從音源部16輸出的樂音波形數(shù)據(jù)W變換為模擬形式樂音信號后輸出。在DA變換器17后級，設(shè)置RC積分電路，通過該RC積分電路實施了從由DA變換器17輸出的樂音信號除去不需要的高頻噪聲的低通濾波之后，用放大器18進行信號放大而從揚聲器19發(fā)音。
[0025]接著，參照圖2?圖6，對本發(fā)明一實施方式的DA變換器17的結(jié)構(gòu)進行說明。圖2是表示DA變換器17的全體結(jié)構(gòu)的塊圖。該圖中，減法器20從輸入數(shù)據(jù)Din減去反饋輸入的反饋值FBVn(后述)并進行輸出。Λ Σ調(diào)制器30在如圖3所示的一例的情況下，由積分器31、乘法器32、加法器33、積分器34、乘法器35、積分器36、加法器37以及乘法器38構(gòu)成，將輸入信號in進行3次Λ Σ調(diào)制編碼后產(chǎn)生Λ Σ調(diào)制輸出out。
[0026]量化器40將從Δ Σ調(diào)制器30輸出的Δ Σ調(diào)制輸出out量化為“O”?“4”這5個值后輸出。后面對量化器40的結(jié)構(gòu)進行說明。PWM輸出器50在量化器40的輸出值是“O”?“4”這5個值的情況下，產(chǎn)生圖4所示的脈沖寬度數(shù)據(jù)。S卩，在I時隙由8時鐘(Fs/128)形成的情況下，如果量化器40的輸出值是“0”，則8時鐘全部產(chǎn)生“O”的脈沖寬度數(shù)據(jù)，如果量化器40的輸出值是“1”，則8時鐘中的中央2時鐘產(chǎn)生“I”的脈沖寬度數(shù)據(jù)。之后，量化器40的輸出值是“ 2 ”、“ 3 ”以及“4”的各情況下，8時鐘中的中央4時鐘、中央6時鐘以及全部時鐘分別產(chǎn)生作為“I”的脈沖寬度數(shù)