硅基低漏電流雙懸臂梁可動(dòng)?xùn)舖os管或非門的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明提出了硅基低漏電流雙懸臂梁可動(dòng)?xùn)臡0S管或非門，屬于微電子機(jī)械系統(tǒng) 的技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002] 伴隨著微電子技術(shù)的深入發(fā)展集成電路單位面積的集成度仍然在不斷地提升，芯 片的功能也日趨復(fù)雜，同時(shí)芯片的處理速度越來(lái)越高。人們對(duì)于芯片的功耗越來(lái)越重視。太 高的功耗會(huì)對(duì)芯片的散熱材料提出更高的要求，還會(huì)使芯片的性能受到影響。所以過(guò)熱的 芯片溫度不僅會(huì)使芯片壽命降低，而且會(huì)影響芯片的穩(wěn)定性。并且移動(dòng)終端的廣泛使用，對(duì) 于器件的功耗要求更加顯著，所以對(duì)電子器件低功耗的設(shè)計(jì)就顯得十分重要。
[0003] 或非門電路作為數(shù)字電路的重要組成部分，它能夠?qū)崿F(xiàn)兩個(gè)輸入端所輸入的數(shù)字 信號(hào)的或非邏輯功能，由于或非門電路在中央處理器等數(shù)字式電路中有巨大的應(yīng)用，所以 對(duì)或非門電路的功耗和溫度的控制就顯得十分重要，由常規(guī)M0S管組成的或非門，隨著集 成度的提升，功耗變得越來(lái)越嚴(yán)重，功耗過(guò)大帶來(lái)的芯片過(guò)熱問(wèn)題會(huì)嚴(yán)重影響集成電路的 性能，MEMS技術(shù)的發(fā)展使得制造具有可動(dòng)?xùn)诺木w管成為可能，具有可動(dòng)?xùn)诺木w管可以 有效降低柵極電壓帶來(lái)的柵極漏電流，進(jìn)而降低或非門電路的功耗。

【發(fā)明內(nèi)容】

[0004] 技術(shù)問(wèn)題：本發(fā)明的目的是提供一種硅基低漏電流雙懸臂梁可動(dòng)?xùn)臡0SFET或非 門，將傳統(tǒng)或非門中采用的兩個(gè)常規(guī)M0S管換為一個(gè)具有雙懸臂梁柵的M0S管，可以有效地 減小柵極漏電流從而降低電路的功耗。
[0005] 技術(shù)方案：本發(fā)明的硅基低漏電流雙懸臂梁可動(dòng)?xùn)臡0S管或非門由一個(gè)雙懸臂梁 可動(dòng)?xùn)臢M0S管、電阻和電源組成，該硅基低漏電流雙懸臂梁可動(dòng)?xùn)臡0S管制作在P型Si襯 底上，有兩個(gè)用A1制作而成的對(duì)稱設(shè)計(jì)的懸臂梁柵分別依靠錨區(qū)的支撐懸浮在柵氧化層 上方，兩個(gè)懸臂梁柵的懸浮端之間留有一縫隙以保證兩個(gè)懸臂梁柵下拉時(shí)互不干擾，兩個(gè) 懸臂梁柵的位置關(guān)于該M0S管源-漏方向?qū)ΨQ，懸臂梁柵的錨區(qū)用多晶硅制作在柵氧化層 上，懸臂梁柵下方設(shè)計(jì)有下拉電極板，下拉電極板接地，下拉電極在懸臂梁柵下的部分被二 氧化硅層覆蓋，該雙懸臂梁可動(dòng)?xùn)臢M0S管的N+有源區(qū)的源極接地，N+有源區(qū)的漏極通過(guò) 電阻與電源VCC相連，源極和漏極通過(guò)通孔與引線連接，引線用A1制作，兩路輸入信號(hào)分別 在雙懸臂梁可動(dòng)?xùn)臢M0S管的兩個(gè)懸臂梁柵輸入，輸出信號(hào)在該雙懸臂梁可動(dòng)?xùn)臢M0S管的 漏極和電阻之間輸出，電阻的阻值遠(yuǎn)大于該M0S管導(dǎo)通的阻抗，從而保證在M0S管導(dǎo)通時(shí)輸 出為低電平。
[0006] 所述的兩個(gè)懸臂梁柵并不是直接緊貼在二氧化硅層上方，而是依靠錨區(qū)的支撐懸 浮在二氧化硅層上方，該NM0S管的兩個(gè)懸臂梁柵的下拉電壓設(shè)計(jì)的與該NM0S管的閾值電 壓相等，只有當(dāng)NM0S管的懸臂梁柵上所加的電壓大于NM0S管的閾值電壓時(shí)，其懸臂梁柵才 能下拉并接觸二氧化硅層從而使懸臂梁柵NM0S管導(dǎo)通，當(dāng)所加電壓小于NM0S管的閾值電 壓時(shí)懸臂梁柵就不能下拉，在或非門工作時(shí)，當(dāng)NMOS管處于關(guān)斷時(shí)其懸臂梁柵就處于懸浮 態(tài)，降低了柵極漏電流，從而降低了電路的功耗。
[0007] 在工作時(shí)，該或非門的兩個(gè)數(shù)字信號(hào)輸入端A和B，只要有一路為高電平，該高電 平輸入信號(hào)通過(guò)錨區(qū)加在雙懸臂梁柵NM0S管的懸臂柵極上，能夠使雙懸臂梁柵NM0S管的 懸臂梁柵下拉并且導(dǎo)通，從而使輸出Y為低電平。只有當(dāng)兩個(gè)數(shù)字信號(hào)輸入端都為低電平 時(shí)，雙懸臂梁柵NM0S管的兩個(gè)懸臂梁柵都不能下拉，該NM0S管不能導(dǎo)通，則輸出Y為高電 平，從而實(shí)現(xiàn)對(duì)輸入信號(hào)進(jìn)行或非的功能（Y=7T^)。該或非門中的雙懸臂梁柵NM0S管處 于關(guān)斷態(tài)時(shí)其懸臂梁柵處于懸浮狀態(tài)，此時(shí)該或非門中的M0SFET上不存在柵極漏電流，降 低了電路的功耗?；蚍情T的真值表：
[0008]
[0009] 在本發(fā)明中的或非門所用的雙懸臂梁可動(dòng)?xùn)臢M0S管的柵極并不是直接緊貼在二 氧化硅層上，而是依靠錨區(qū)的支撐懸浮在二氧化硅層上方。雙懸臂梁可動(dòng)?xùn)臢M0S管的懸臂 梁柵的下拉電壓設(shè)計(jì)得與NM0S管的閾值電壓相等，只有當(dāng)NM0S管的懸臂梁柵上所加的電 壓大于NM0S管的閾值電壓時(shí)，其懸臂梁柵才能下拉并到二氧化硅層使懸臂梁柵NM0S管導(dǎo) 通，當(dāng)所加電壓小于其閾值電壓時(shí)懸臂梁柵就不能下拉，因此本發(fā)明中的或非門具有較小 的柵極漏電流。
[0010] 有益效果：本發(fā)明的硅基低漏電流雙懸臂梁可動(dòng)?xùn)臡0S管或非門是由一個(gè)雙懸臂 梁可動(dòng)?xùn)臡0S管和電阻構(gòu)成，該NM0S管處于關(guān)斷時(shí)，其懸臂梁柵處于懸浮狀態(tài)，降低了柵極 漏電流，從而該或非門的功耗得到了降低。
【附圖說(shuō)明】
[0011] 圖1為本發(fā)明硅基低漏電流雙懸臂梁可動(dòng)?xùn)臡0S管或非門的俯視圖，
[0012] 圖2為圖1硅基低漏電流雙懸臂梁可動(dòng)?xùn)臡0S管或非門的P-P'向的剖面圖，
[0013] 圖3為圖1硅基低漏電流雙懸臂梁可動(dòng)?xùn)臡0S管或非門的A-A'向的剖面圖，
[0014] 圖中包括：雙懸臂梁可動(dòng)?xùn)臡0S管1，電阻2，P型Si襯底3,引線4,柵氧化層5,懸 臂梁柵6,錨區(qū)7,懸臂梁下極板8,通孔9,源極10,漏極11。
【具體實(shí)施方式】
[0015] 本發(fā)明的硅基低漏電流雙懸臂梁可動(dòng)?xùn)臡0SFET或非門主要是由一個(gè)雙懸臂梁柵 NM0S管和一個(gè)電阻構(gòu)成。雙懸臂梁柵M0S管是制作在P型硅襯底上，其柵極不是附在氧化 層上的多晶硅，而是兩個(gè)對(duì)稱設(shè)計(jì)的懸臂梁，懸浮在氧化層的上方，懸臂梁由A1制作，懸臂 梁柵的錨區(qū)用多晶硅制作在柵氧化層上，該雙懸臂梁可動(dòng)?xùn)臢MOS管的兩個(gè)懸臂梁柵依靠 錨區(qū)的支撐懸浮在柵氧化層上方，兩個(gè)懸臂梁柵的懸浮端之間留有一定縫隙以保證兩個(gè)懸 臂梁柵下拉時(shí)互不干擾，兩個(gè)懸臂梁柵的位置關(guān)于該M0S管源-漏方向?qū)ΨQ。懸臂梁下方 設(shè)有下拉電極板，下拉電極接地，下拉電極在懸臂梁柵下的部分被在二氧化硅層包裹。該或 非門的雙懸臂梁柵NM0S管的源極接地，雙懸臂梁柵極都是數(shù)字信號(hào)的輸入端，雙懸臂梁柵 NM0S管的漏極與一電阻相接，該電阻遠(yuǎn)遠(yuǎn)大于導(dǎo)通的NM0S管的阻抗。電阻與電源電壓相 接，數(shù)字信號(hào)在雙懸臂梁柵NM0S管的兩個(gè)懸臂梁柵極上輸入。
[0016] 該硅基低漏電流雙懸臂梁可動(dòng)?xùn)臡0S管的源極接地，兩路輸入信號(hào)分別接在該 M0S管的兩個(gè)懸臂梁柵上，漏極與電阻相連并與電源接在一起，輸出信號(hào)在漏極與電阻之間 輸出，該電阻遠(yuǎn)大于M0S管導(dǎo)通電壓從而在M0S管導(dǎo)通時(shí)輸出為低電平。該雙懸臂梁可動(dòng) 柵M0S管是制作在P型Si襯底3制作。雙懸臂梁可動(dòng)?xùn)臡0S管的兩個(gè)對(duì)稱設(shè)計(jì)的懸臂梁 柵極是懸浮在柵氧化層5的上方，形成兩個(gè)懸臂梁柵6,兩個(gè)懸臂梁柵6的位置關(guān)于該M0S 管源-漏方向?qū)ΨQ。懸臂梁柵6的錨區(qū)7制作在柵氧化層上。懸臂梁下方設(shè)有下拉電極板 8,下拉電極板8在懸臂