一種復(fù)合保護(hù)型邏輯放大式藍(lán)光led燈保護(hù)系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種LED保護(hù)電路，具體是指一種復(fù)合保護(hù)型邏輯放大式藍(lán)光LED燈保護(hù)系統(tǒng)。
【背景技術(shù)】
[0002]目前，由于LED燈具有能耗低、使用壽命長(zhǎng)以及安全環(huán)保等特點(diǎn)，其已經(jīng)成為了人們生活照明的主流產(chǎn)品之一。由于LED燈不同于傳統(tǒng)的白熾燈，其需要由專用的驅(qū)動(dòng)電路來(lái)進(jìn)行驅(qū)動(dòng)，因此市面上便出現(xiàn)了各式各樣的用于防止驅(qū)動(dòng)系統(tǒng)免受內(nèi)部或外部不利因素干擾的保護(hù)系統(tǒng)。
[0003]雖然這些保護(hù)系統(tǒng)大多都具備短路保護(hù)功能和過(guò)熱保護(hù)功能，但這些保護(hù)系統(tǒng)的結(jié)構(gòu)往往都比較復(fù)雜，其維修難度較大。同時(shí)，這些保護(hù)系統(tǒng)的能耗較高，能有效避免LED燈驅(qū)動(dòng)電路自身電路影響的力度較差，不能有效的整個(gè)驅(qū)動(dòng)電路進(jìn)行保護(hù)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服目前LED燈保護(hù)系統(tǒng)所存在的結(jié)構(gòu)復(fù)雜、能耗較高，以及全面保護(hù)力度較差的缺陷，提供一種復(fù)合保護(hù)型邏輯放大式藍(lán)光LED燈保護(hù)系統(tǒng)。
[0005]本發(fā)明的目的通過(guò)下述技術(shù)方案實(shí)現(xiàn):
[0006]一種復(fù)合保護(hù)型邏輯放大式藍(lán)光LED燈保護(hù)系統(tǒng)，主要由柵極驅(qū)動(dòng)電路，邏輯控制電路，與邏輯控制電路相連接的功率放大器Pl和功率放大器P2，與邏輯控制電路相連接的脈沖比較器Ul和脈沖比較器U2，柵極均與柵極驅(qū)動(dòng)電路相連接的場(chǎng)效應(yīng)管MOSl、場(chǎng)效應(yīng)管MOS2、場(chǎng)效應(yīng)管MOS3及場(chǎng)效應(yīng)管M0S4，以及串接在脈沖比較器Ul的負(fù)極輸入端和脈沖比較器U2的負(fù)極輸入端之間的振蕩器組成。同時(shí)，在脈沖比較器Ul的負(fù)極輸入端和脈沖比較器U2的負(fù)極輸入端之間還串接有邏輯保護(hù)放大電路，柵極驅(qū)動(dòng)電路(50)上設(shè)置有復(fù)合型保護(hù)電路(10);所述場(chǎng)效應(yīng)管MOSl的源極與脈沖比較器Ul的正極輸入端相連接，其漏極則與場(chǎng)效應(yīng)管M0S2的源極相連接；場(chǎng)效應(yīng)管M0S3的源極與脈沖比較器U2的正極輸入端相連接，其漏極則與場(chǎng)效應(yīng)管M0S4的源極相連接；所述場(chǎng)效應(yīng)管M0S2的柵極還與功率放大器Pl的正極輸入端相連接，其漏極接地；所述場(chǎng)效應(yīng)管M0S4的柵極還與功率放大器P2的正極輸入端相連接，其漏極接地；所述功率放大器Pl和功率放大器P2的負(fù)極輸入端均接地。
[0007]所述邏輯保護(hù)放大電路主要由功率放大器P3，功率放大器P4，與非門(mén)IC7，與非門(mén)IC8，負(fù)極與功率放大器P3的正極輸入端相連接、正極經(jīng)電阻R16后與與非門(mén)IC8的負(fù)極輸入端相連接的極性電容C9，一端與與非門(mén)IC7的負(fù)極輸入端相連接、另一端與功率放大器P3的正極輸入端相連接的電阻R13，串接在功率放大器P3的負(fù)極輸入端與輸出端之間的電阻R14，一端與與非門(mén)IC7的輸出端相連接、另一端與功率放大器P4的負(fù)極輸入端相連接的電阻R15，串接在功率放大器P4的正極輸入端與輸出端之間的極性電容C10，正極與與非門(mén)I CS的輸出端相連接、負(fù)極順次經(jīng)穩(wěn)壓二極管D7和電阻R17后與功率放大器P3的輸出端相連接的電容C11，P極與功率放大器P4的輸出端相連接、N極順次經(jīng)電阻R19和電阻R18后與穩(wěn)壓二極管D7和電阻R17的連接點(diǎn)相連接的二極管D8，以及N極與電容Cl I的負(fù)極相連接、P極與二極管D8和電阻R19的連接點(diǎn)相連接的穩(wěn)壓二極管D9組成；所述與非門(mén)IC7的正極輸入端與功率放大器P3的負(fù)極輸入端相連接；功率放大器P4的輸出端與非門(mén)IC8的正極輸入端相連接，其正極輸入端則與功率放大器P3的輸出端相連接；所述極性電容C9的正極與脈沖比較器Ul的負(fù)極輸入端相連接，而電阻R18與電阻R19的連接點(diǎn)則與脈沖比較器U2的負(fù)極輸入端相連接。
[0008]所述復(fù)合型保護(hù)電路由輸入線路，時(shí)基集成電路Q101，三極管VT101，三極管VT102，三極管VT103，三極管VT104，三極管VT105，一端與三極管VTlOl的發(fā)射極相連接、另一端與三極管VT103的集電極相連接的電阻R101，一端與三極管VTlOl的基極相連接、另一端與三極管VT104的發(fā)射極相連接、滑動(dòng)端與三極管VT103的基極相連接的滑動(dòng)變阻器RP101, N極與三極管VTlOl的集電極相連接、P極與三極管VT102的基極相連接的二極管D101，與二極管DlOl并聯(lián)的繼電器K101，一端與二極管DlOl的P極相連接、另一端與三極管VT105的基極相連接的電阻R103，P極經(jīng)電阻R102后與三極管VTlOl的集電極相連接、N極與時(shí)基集成電路QlOl的Discharge管腳相連接的二極管D103，一端與二極管D103的N極相連接、另一端與三極管VT105的集電極相連接的電阻R104，P極與二極管D103的N極相連接、N極與時(shí)基集成電路QlOl的GND管腳相連接的二極管D102，一端與二極管D103的P極相連接、另一端與二極管D102的N極相連接、滑動(dòng)端與時(shí)基集成電路QlOl的Controlvoltage管腳相連接的滑動(dòng)變阻器RP102，P極接地、N極與二極管D103的P極相連接的二極管D104，負(fù)極接地、正極同時(shí)與時(shí)基集成電路QlOl的Trigger管腳和Thresshold管腳相連接的電容C101，與電容ClOl并聯(lián)的熱敏電阻RT101，以及一端與二極管D104的N極相連接、另一端經(jīng)電阻R105后與電容ClOl的正極相連接的滑動(dòng)變阻器RP103組成；其中，三極管VTlOl的集電極與輸入電路相連接，三極管VTlOl的基極同時(shí)與三極管VT102的發(fā)射極和三極管VT103的發(fā)射極相連接，三極管VTlOl的集電極還與三極管VT102的集電極相連接，三極管VTlOl的發(fā)射極還與三極管VT104的集電極相連接，三極管VT104的發(fā)射極接地，三極管VT104的基極與三極管VT105的集電極相連接，三極管VT105的發(fā)射極接地，時(shí)基集成電路QlOl的GND管腳接地，二極管D104的N極同時(shí)與時(shí)基集成電路QlOl的Vcc管腳和Reset管腳相連接，所述繼電器KlOl的常閉觸電開(kāi)關(guān)SlOl設(shè)置在輸入線路上。
[0009]進(jìn)一步地，所述的柵極驅(qū)動(dòng)電路由變壓器T，驅(qū)動(dòng)芯片M，串接于驅(qū)動(dòng)芯片M的VCC管腳與INP管腳之間的開(kāi)關(guān)電流源，串接于驅(qū)動(dòng)芯片M的VCC管腳與BOOST管腳之間的二極管Dl，串接于驅(qū)動(dòng)芯片M的BOOST管腳與TG管腳之間的電容C3，串接于驅(qū)動(dòng)芯片M的TG管腳與TS管腳之間的電阻R7，以及基極與驅(qū)動(dòng)芯片M的TG管腳相連接、集電極順次經(jīng)電容C4和電容C5后接地、而發(fā)射極接地的晶體管Q4組成；所述變壓器T的原邊線圈的同名端與電容C4和電容C5的連接點(diǎn)相連接，其非同名端則與晶體管Q4的發(fā)射極相連接后接地；同時(shí)，晶體管Q4的發(fā)射極還與驅(qū)動(dòng)芯片M的TS管腳相連接，所述變壓器T的副邊線圈上設(shè)有抽頭Yl和抽頭Y2 ;所述場(chǎng)效應(yīng)管MOSl的柵極與副邊線圈的同名端相連接，場(chǎng)效應(yīng)管M0S4的柵極與副邊線圈的非同名端相連接，場(chǎng)效應(yīng)管M0S2的柵極與抽頭Yl相連接，而場(chǎng)效應(yīng)管M0S3的柵極則與抽頭Y2相連接，二極管Dl的P極與復(fù)合型保護(hù)電路的輸入線路的輸出端相連接。
[0010]所述的開(kāi)關(guān)電流源由晶體管Q1，晶體管Q2，晶體管Q3，直流電源S，串接在晶體管Ql的集電極與晶體管Q2的集電極之間的電阻R1，串接在晶體管Ql的發(fā)射極與直流電源S的負(fù)極之間的RC濾波電路，串接在晶體管Ql的基極與直流電源S的負(fù)極之間的電阻R2，與直流電源S相并聯(lián)的電阻R5，串接在晶體管Q3的發(fā)射極與直流電源S的負(fù)極之間的電阻R6，串接在晶體管Q3的集電極與晶體管Q2的集電極之間的電阻R4，以及正極與晶體管Q2的集電極相連接、負(fù)極與直流電源S的負(fù)極相連接的極性電容C2組成；所述晶體管Q2的基極還與晶體管Ql的集電極相連接，而晶體管Q3的基極則分別與晶體管Q2的發(fā)射極和直流電源S的正極相連接；所述驅(qū)動(dòng)芯片M的VCC管腳與極性電容C2的正極相連接，而驅(qū)動(dòng)芯片M的INP管腳則與極性電容C2的負(fù)極相連接。
[0011]所述邏輯控制電路由與非門(mén)IC4，輸入端與與非門(mén)IC4的輸出端相連接的非門(mén)IC5，輸出端與與非門(mén)IC4的負(fù)極輸入端相連接的非門(mén)IC3，以及與與非門(mén)IC4的正極輸入端相連接的第一邏輯鏈